{"id":1661,"date":"2026-03-13T09:16:39","date_gmt":"2026-03-13T01:16:39","guid":{"rendered":"https:\/\/jeez-semicon.com\/?p=1661"},"modified":"2026-03-13T09:53:43","modified_gmt":"2026-03-13T01:53:43","slug":"polishing-templates-for-compound-semiconductor-wafers-gaas-inp-sapphire","status":"publish","type":"post","link":"https:\/\/jeez-semicon.com\/de\/blog\/polishing-templates-for-compound-semiconductor-wafers-gaas-inp-sapphire\/","title":{"rendered":"Polierschablonen f\u00fcr Verbindungshalbleiter-Wafer: GaAs, InP &amp; Saphir"},"content":{"rendered":"<!DOCTYPE html>\n<html lang=\"en\">\n<head>\n<meta charset=\"UTF-8\" \/>\n<meta name=\"viewport\" content=\"width=device-width, initial-scale=1.0\" \/>\n\n<meta name=\"description\" content=\"Engineering guide to polishing templates for GaAs, InP, and sapphire wafer processing. Covers fracture risk, slurry chemistry compatibility, soft backing pad selection, EER design for III-V substrates, and substrate-specific specification parameters.\" \/>\n<meta name=\"keywords\" content=\"GaAs polishing template, InP wafer polishing template, sapphire polishing template, compound semiconductor polishing template, III-V wafer polishing fixture, GaAs CMP template, InP polishing fixture, sapphire substrate polishing template, compound semiconductor wafer polishing\" \/>\n<link rel=\"canonical\" href=\"https:\/\/jeez-semicon.com\/blog\/Polishing-Templates-for-Compound-Semiconductor-Wafers-GaAs-InP-Sapphire\" \/>\n\n<meta property=\"og:title\" content=\"Polishing Templates for Compound Semiconductor Wafers: GaAs, InP &#038; Sapphire\" \/>\n<meta property=\"og:description\" content=\"Substrate-specific polishing template engineering for GaAs, InP, and sapphire wafers. Covers fracture mechanics, bromine-based slurry compatibility, soft backing pad requirements, and EER design for III-V compound semiconductors.\" \/>\n<meta property=\"og:type\" content=\"article\" \/>\n<meta property=\"og:url\" content=\"https:\/\/jeez-semicon.com\/blog\/Polishing-Templates-for-Compound-Semiconductor-Wafers-GaAs-InP-Sapphire\" \/>\n\n<script type=\"application\/ld+json\">\n{\n  \"@context\": \"https:\/\/schema.org\",\n  \"@graph\": [\n    {\n      \"@type\": \"Article\",\n      \"headline\": \"Polishing Templates for Compound Semiconductor Wafers: GaAs, InP & Sapphire\",\n      \"description\": \"Substrate-specific engineering guide for polishing templates used in GaAs, InP, and sapphire wafer processing, covering fracture risk mitigation, slurry chemistry compatibility, backing pad selection, EER design, and complete specification parameters.\",\n      \"author\": { \"@type\": \"Organization\", \"name\": \"Jizhi Electronic Technology Co., Ltd.\", \"url\": \"https:\/\/jeez-semicon.com\" },\n      \"publisher\": { \"@type\": \"Organization\", \"name\": \"Jizhi Electronic Technology Co., Ltd.\", \"url\": \"https:\/\/jeez-semicon.com\" },\n      \"mainEntityOfPage\": { \"@type\": \"WebPage\", \"@id\": \"https:\/\/jeez-semicon.com\/blog\/Polishing-Templates-for-Compound-Semiconductor-Wafers-GaAs-InP-Sapphire\" }\n    },\n    {\n      \"@type\": \"FAQPage\",\n      \"mainEntity\": [\n        {\n          \"@type\": \"Question\",\n          \"name\": \"Why do GaAs wafers require different polishing templates than silicon?\",\n          \"acceptedAnswer\": {\n            \"@type\": \"Answer\",\n            \"text\": \"GaAs has a fracture toughness approximately 25% that of silicon (0.44 MPa\u00b7m\u00bd vs 0.7\u20130.9 MPa\u00b7m\u00bd), making it highly susceptible to edge chipping and wafer cracking under stress concentrations. GaAs polishing also uses bromine-methanol or bromine-based acidic slurries that are chemically incompatible with standard FR-4 carrier plates, requiring G-10 or CXT-grade material. Additionally, GaAs wafers must not be subjected to thermal cycles, making waxless templates essential \u2014 wax mounting's 70\u201385\u00b0C bonding temperature causes differential thermal stress at the GaAs-wax interface that is a primary source of wafer cracking.\"\n          }\n        },\n        {\n          \"@type\": \"Question\",\n          \"name\": \"What backing pad hardness is recommended for GaAs and InP polishing?\",\n          \"acceptedAnswer\": {\n            \"@type\": \"Answer\",\n            \"text\": \"Soft backing pads (Shore A 30\u201350) are recommended for GaAs and InP polishing. The low fracture toughness of III-V compound semiconductors means that any stress concentration at the wafer edge \u2014 including those caused by a stiff backing pad transmitting carrier head pressure non-uniformities \u2014 can initiate edge chipping or subsurface cracking. Soft pads average out pressure non-uniformities and reduce stress concentrations at the wafer perimeter, significantly lowering breakage rates compared to medium or hard pad specifications used for silicon.\"\n          }\n        },\n        {\n          \"@type\": \"Question\",\n          \"name\": \"What slurry chemistry is used for GaAs polishing and how does it affect template material?\",\n          \"acceptedAnswer\": {\n            \"@type\": \"Answer\",\n            \"text\": \"GaAs polishing uses bromine-based slurries \u2014 typically bromine-methanol (0.05\u20130.5% Br\u2082 in methanol) or sodium hypobromite solutions \u2014 at mildly acidic to near-neutral pH (4\u20137). Bromine is a strong oxidant that attacks the epoxy resin in FR-4 carrier plates within 20\u201330 polishing cycles, causing surface degradation and eventual delamination. G-10 provides marginal improvement but is also inadequate for extended production use with bromine chemistry. CXT-grade or chemically resistant polymer templates are the recommended carrier plate material for production GaAs polishing.\"\n          }\n        },\n        {\n          \"@type\": \"Question\",\n          \"name\": \"Can sapphire wafer polishing use standard FR-4 polishing templates?\",\n          \"acceptedAnswer\": {\n            \"@type\": \"Answer\",\n            \"text\": \"Standard FR-4 templates can be used for sapphire polishing if the slurry pH is kept within the alkaline range (pH 8\u201312, standard colloidal silica). However, many sapphire polishing processes use acidic diamond slurries (pH 3\u20136) for initial planarization, which require G-10 minimum and CXT-grade preferred for production cycle counts above 50. Sapphire's very high hardness (Mohs 9) and the long polishing cycles required also favor harder backing pads (Shore A 65\u201375) than silicon SSP, and an EER is recommended for achieving the sub-2 mm edge exclusion required for LED and VCSEL wafer applications.\"\n          }\n        }\n      ]\n    }\n  ]\n}\n<\/script>\n\n<style>\n  @import url('https:\/\/fonts.googleapis.com\/css2?family=DM+Serif+Display:ital@0;1&family=DM+Sans:opsz,wght@9..40,300;9..40,400;9..40,500;9..40,600&family=JetBrains+Mono:wght@400;500&display=swap');\n\n  :root {\n    --navy:      #0a1628;\n    --navy-mid:  #112240;\n    --blue:      #1a56db;\n    --blue-lite: #3b82f6;\n    --cyan:      #06b6d4;\n    --slate:     #334155;\n    --muted:     #64748b;\n    --border:    #e2e8f0;\n    --bg:        #f8fafc;\n    --white:     #ffffff;\n    --accent:    #f59e0b;\n    --green:     #10b981;\n    --teal:      #0f766e;\n    --red:       #ef4444;\n    --gaas:      #0f766e;   \/* teal for GaAs *\/\n    --inp:       #0369a1;   \/* sky blue for InP *\/\n    --sap:       #7c3aed;   \/* purple for sapphire *\/\n    --radius:    10px;\n    --shadow:    0 4px 24px rgba(10,22,40,.08);\n    --shadow-lg: 0 12px 48px rgba(10,22,40,.14);\n  }\n\n  *, *::before, *::after { box-sizing: border-box; margin: 0; padding: 0; }\n  body { font-family: 'DM Sans', sans-serif; font-size: 16px; line-height: 1.75; color: var(--slate); background: var(--white); -webkit-font-smoothing: antialiased; }\n  .page-wrap { max-width: 880px; margin: 0 auto; padding: 0 24px 80px; }\n\n  \/* \u2500\u2500 Hero \u2500\u2500 *\/\n  .hero { background: linear-gradient(135deg, #071a18 0%, #0a2a28 50%, #0c3530 100%); color: var(--white); padding: 72px 24px 64px; text-align: center; position: relative; overflow: hidden; }\n  .hero::before { content: ''; position: absolute; inset: 0; background: radial-gradient(ellipse at 18% 70%, rgba(15,118,110,.18) 0%, transparent 50%), radial-gradient(ellipse at 82% 18%, rgba(124,58,237,.1) 0%, transparent 45%); pointer-events: none; }\n  .hero-eyebrow { display: inline-block; font-family: 'JetBrains Mono', monospace; font-size: 11px; font-weight: 500; letter-spacing: .14em; text-transform: uppercase; color: #5eead4; background: rgba(15,118,110,.2); border: 1px solid rgba(15,118,110,.4); border-radius: 4px; padding: 4px 12px; margin-bottom: 20px; }\n  .hero h1 { font-family: 'DM Serif Display', serif; font-size: clamp(26px, 4.5vw, 42px); line-height: 1.15; color: var(--white); max-width: 820px; margin: 0 auto 20px; }\n  .hero-sub { font-size: 17px; color: rgba(255,255,255,.72); max-width: 640px; margin: 0 auto 32px; font-weight: 300; }\n  .hero-meta { font-family: 'JetBrains Mono', monospace; font-size: 11px; color: rgba(255,255,255,.4); letter-spacing: .08em; }\n  .hero-meta span { margin: 0 10px; }\n\n  \/* \u2500\u2500 Breadcrumb \u2500\u2500 *\/\n  .breadcrumb { padding: 14px 0; font-size: 13px; color: var(--muted); }\n  .breadcrumb a { color: var(--blue); text-decoration: none; }\n  .breadcrumb a:hover { text-decoration: underline; }\n  .breadcrumb span { margin: 0 6px; color: var(--border); }\n\n  \/* \u2500\u2500 TOC \u2500\u2500 *\/\n  .toc-box { background: var(--bg); border: 1px solid var(--border); border-left: 4px solid var(--gaas); border-radius: var(--radius); padding: 28px 32px; margin: 32px 0 40px; }\n  .toc-box h2 { font-family: 'DM Sans', sans-serif; font-size: 13px; font-weight: 600; letter-spacing: .1em; text-transform: uppercase; color: var(--gaas); margin-bottom: 16px; }\n  .toc-list { list-style: none; counter-reset: toc-item; column-count: 2; column-gap: 24px; }\n  @media (max-width: 580px) { .toc-list { column-count: 1; } }\n  .toc-list li { margin-bottom: 8px; break-inside: avoid; }\n  .toc-list a { color: var(--slate); text-decoration: none; font-size: 14px; display: flex; align-items: flex-start; gap: 8px; transition: color .2s; }\n  .toc-list a::before { content: counter(toc-item); counter-increment: toc-item; font-family: 'JetBrains Mono', monospace; font-size: 11px; color: var(--gaas); min-width: 18px; margin-top: 2px; flex-shrink: 0; }\n  .toc-list a:hover { color: var(--gaas); }\n\n  \/* \u2500\u2500 Typography \u2500\u2500 *\/\n  h2 { font-family: 'DM Serif Display', serif; font-size: clamp(22px, 3.5vw, 30px); color: var(--navy); margin: 56px 0 18px; line-height: 1.25; scroll-margin-top: 24px; }\n  h3 { font-family: 'DM Sans', sans-serif; font-size: 19px; font-weight: 600; color: var(--navy-mid); margin: 36px 0 14px; scroll-margin-top: 24px; }\n  p { margin-bottom: 18px; }\n  a { color: var(--blue); text-decoration: underline; text-underline-offset: 3px; text-decoration-thickness: 1px; }\n  a:hover { color: var(--blue-lite); }\n  strong { font-weight: 600; color: var(--navy-mid); }\n  ul, ol { padding-left: 24px; margin-bottom: 18px; }\n  li { margin-bottom: 8px; }\n  hr.divider { border: none; border-top: 1px solid var(--border); margin: 48px 0 0; }\n\n  \/* \u2500\u2500 Callouts \u2500\u2500 *\/\n  .callout { border-radius: var(--radius); padding: 20px 24px; margin: 28px 0; display: flex; gap: 14px; align-items: flex-start; }\n  .callout-icon { font-size: 20px; flex-shrink: 0; margin-top: 1px; }\n  .callout-body { font-size: 15px; line-height: 1.65; }\n  .callout-body strong { display: block; font-size: 13px; letter-spacing: .05em; text-transform: uppercase; margin-bottom: 4px; }\n  .callout.info    { background: #eff6ff; border-left: 4px solid var(--blue); }\n  .callout.tip     { background: #f0fdf4; border-left: 4px solid var(--green); }\n  .callout.warning { background: #fffbeb; border-left: 4px solid var(--accent); }\n  .callout.danger  { background: #fef2f2; border-left: 4px solid var(--red); }\n\n  \/* \u2500\u2500 Tables \u2500\u2500 *\/\n  .table-wrap { overflow-x: auto; margin: 28px 0; border-radius: var(--radius); box-shadow: var(--shadow); }\n  table { width: 100%; border-collapse: collapse; font-size: 14.5px; }\n  thead { background: var(--navy); color: var(--white); }\n  thead th { padding: 14px 16px; text-align: left; font-weight: 500; font-size: 13px; letter-spacing: .04em; }\n  tbody tr { border-bottom: 1px solid var(--border); transition: background .15s; }\n  tbody tr:hover { background: var(--bg); }\n  tbody td { padding: 13px 16px; vertical-align: top; }\n  tbody tr:last-child { border-bottom: none; }\n  tbody tr.row-highlight td { background: #f0fdf4; }\n  tbody tr.row-warn td { background: #fffbeb; }\n  tbody tr.row-danger td { background: #fef2f2; }\n\n  .badge { display: inline-block; padding: 2px 8px; border-radius: 4px; font-size: 11.5px; font-weight: 600; letter-spacing: .04em; text-transform: uppercase; }\n  .badge-green  { background: #d1fae5; color: #065f46; }\n  .badge-blue   { background: #dbeafe; color: #1e40af; }\n  .badge-amber  { background: #fef3c7; color: #92400e; }\n  .badge-red    { background: #fee2e2; color: #991b1b; }\n  .badge-teal   { background: #ccfbf1; color: #134e4a; }\n  .badge-slate  { background: #f1f5f9; color: #475569; }\n\n  \/* \u2500\u2500 Substrate tab cards \u2500\u2500 *\/\n  .substrate-tabs { display: flex; gap: 0; margin: 32px 0 0; border-bottom: 2px solid var(--border); }\n  .substrate-tab { padding: 10px 20px; font-size: 13px; font-weight: 600; cursor: default; border-radius: var(--radius) var(--radius) 0 0; margin-right: 4px; letter-spacing: .04em; }\n  .tab-gaas { background: var(--gaas); color: var(--white); }\n  .tab-inp  { background: var(--inp);  color: var(--white); }\n  .tab-sap  { background: var(--sap);  color: var(--white); }\n\n  \/* \u2500\u2500 Substrate section headers \u2500\u2500 *\/\n  .substrate-section {\n    border: 2px solid var(--border);\n    border-top: none; border-radius: 0 0 var(--radius) var(--radius);\n    margin-bottom: 40px; overflow: hidden;\n  }\n  .substrate-section-head {\n    padding: 16px 24px; display: flex; align-items: center; gap: 14px;\n  }\n  .substrate-section-head.gaas-head { background: var(--gaas); }\n  .substrate-section-head.inp-head  { background: var(--inp); }\n  .substrate-section-head.sap-head  { background: var(--sap); }\n  .substrate-section-head h3 { font-family: 'DM Sans', sans-serif; font-size: 18px; font-weight: 700; color: var(--white); margin: 0; }\n  .substrate-section-head .sub-meta { font-size: 12px; color: rgba(255,255,255,.65); font-family: 'JetBrains Mono', monospace; }\n  .substrate-section-body { padding: 24px; }\n\n  \/* \u2500\u2500 Property bar \u2500\u2500 *\/\n  .prop-grid { display: grid; grid-template-columns: repeat(auto-fill, minmax(200px, 1fr)); gap: 12px; margin: 18px 0 24px; }\n  .prop-item { background: var(--bg); border: 1px solid var(--border); border-radius: 8px; padding: 12px 16px; }\n  .prop-label { font-size: 11px; font-family: 'JetBrains Mono', monospace; text-transform: uppercase; letter-spacing: .07em; color: var(--muted); margin-bottom: 4px; }\n  .prop-value { font-size: 14px; font-weight: 600; color: var(--navy); }\n  .prop-value.danger { color: var(--red); }\n  .prop-value.caution { color: #b45309; }\n  .prop-value.ok { color: var(--teal); }\n\n  \/* \u2500\u2500 Template spec mini-card \u2500\u2500 *\/\n  .spec-mini {\n    background: var(--navy-mid); border-radius: 8px;\n    padding: 18px 20px; margin: 18px 0;\n  }\n  .spec-mini-title { font-family: 'JetBrains Mono', monospace; font-size: 11px; font-weight: 600; letter-spacing: .09em; text-transform: uppercase; margin-bottom: 14px; }\n  .spec-mini-title.gaas-title { color: #5eead4; }\n  .spec-mini-title.inp-title  { color: #7dd3fc; }\n  .spec-mini-title.sap-title  { color: #c4b5fd; }\n  .spec-mini-grid { display: grid; grid-template-columns: repeat(auto-fill, minmax(170px, 1fr)); gap: 10px; }\n  .spec-mini-item .sl { font-size: 11px; color: rgba(255,255,255,.4); font-family: 'JetBrains Mono', monospace; text-transform: uppercase; letter-spacing: .06em; margin-bottom: 2px; }\n  .spec-mini-item .sv { font-size: 13.5px; font-weight: 600; color: var(--white); }\n\n  \/* \u2500\u2500 Fragility visualizer \u2500\u2500 *\/\n  .fragility-bars { margin: 24px 0; }\n  .frag-row { display: flex; align-items: center; gap: 14px; margin-bottom: 12px; }\n  .frag-label { width: 80px; font-size: 13px; font-weight: 600; color: var(--navy-mid); flex-shrink: 0; text-align: right; }\n  .frag-track { flex: 1; height: 16px; background: var(--border); border-radius: 8px; overflow: hidden; }\n  .frag-fill { height: 100%; border-radius: 8px; }\n  .frag-si   { width: 72%; background: #3b82f6; }\n  .frag-gaas { width: 30%; background: var(--gaas); }\n  .frag-inp  { width: 22%; background: var(--inp); }\n  .frag-sap  { width: 85%; background: var(--sap); }\n  .frag-note { width: 110px; font-size: 12px; font-family: 'JetBrains Mono', monospace; color: var(--muted); flex-shrink: 0; }\n\n  \/* \u2500\u2500 Inline link pill \u2500\u2500 *\/\n  .text-link-pill { display: inline-flex; align-items: center; gap: 5px; background: #eff6ff; border: 1px solid #bfdbfe; color: var(--blue); text-decoration: none; font-size: 14px; font-weight: 500; padding: 3px 10px; border-radius: 20px; transition: background .15s; white-space: nowrap; }\n  .text-link-pill:hover { background: #dbeafe; color: var(--navy); }\n  .text-link-pill::after { content: '\u2197'; font-size: 10px; }\n\n  \/* \u2500\u2500 Related articles \u2500\u2500 *\/\n  .related-box { background: linear-gradient(135deg, var(--navy) 0%, var(--navy-mid) 100%); border-radius: var(--radius); padding: 28px 32px; margin: 44px 0; color: var(--white); }\n  .related-box h3 { font-family: 'DM Sans', sans-serif; font-size: 13px; font-weight: 600; letter-spacing: .1em; text-transform: uppercase; color: #5eead4; margin: 0 0 14px; }\n  .related-box p { color: rgba(255,255,255,.65); font-size: 14px; margin-bottom: 16px; }\n  .related-links { display: flex; flex-wrap: wrap; gap: 10px; }\n  .related-links a { display: inline-flex; align-items: center; gap: 6px; background: rgba(255,255,255,.08); border: 1px solid rgba(255,255,255,.15); color: rgba(255,255,255,.9); text-decoration: none; font-size: 13px; font-weight: 500; padding: 8px 14px; border-radius: 6px; transition: background .2s; }\n  .related-links a:hover { background: rgba(255,255,255,.16); color: #fff; }\n  .related-links a::before { content: '\u2197'; font-size: 11px; color: #5eead4; }\n\n  \/* \u2500\u2500 FAQ \u2500\u2500 *\/\n  .faq-item { border-bottom: 1px solid var(--border); padding: 20px 0; }\n  .faq-item:last-child { border-bottom: none; }\n  .faq-q { font-weight: 600; color: var(--navy-mid); font-size: 16px; margin-bottom: 10px; display: flex; gap: 10px; align-items: flex-start; }\n  .faq-q::before { content: 'Q'; font-family: 'JetBrains Mono', monospace; font-size: 12px; color: var(--white); background: var(--gaas); border-radius: 4px; padding: 2px 6px; flex-shrink: 0; margin-top: 1px; }\n  .faq-a { font-size: 15px; color: var(--slate); padding-left: 32px; }\n\n  \/* \u2500\u2500 CTA \u2500\u2500 *\/\n  .cta-banner { background: linear-gradient(135deg, #071a18 0%, #0a1628 100%); border-radius: var(--radius); padding: 44px 40px; text-align: center; color: var(--white); margin: 56px 0 0; box-shadow: var(--shadow-lg); position: relative; overflow: hidden; }\n  .cta-banner::before { content: ''; position: absolute; inset: 0; background: radial-gradient(ellipse at 65% 40%, rgba(15,118,110,.2) 0%, transparent 60%); pointer-events: none; }\n  .cta-banner h2 { font-family: 'DM Serif Display', serif; font-size: clamp(22px, 3.5vw, 30px); color: var(--white); margin: 0 0 12px; }\n  .cta-banner p { color: rgba(255,255,255,.72); font-size: 16px; max-width: 520px; margin: 0 auto 28px; }\n  .cta-btn { display: inline-flex; align-items: center; gap: 8px; background: #5eead4; color: var(--navy); text-decoration: none; font-weight: 600; font-size: 15px; padding: 14px 32px; border-radius: 8px; transition: opacity .2s, transform .15s; }\n  .cta-btn:hover { opacity: .9; transform: translateY(-1px); color: var(--navy); }\n\n  .back-to-pillar { display: inline-flex; align-items: center; gap: 8px; background: var(--bg); border: 1px solid var(--border); color: var(--slate); text-decoration: none; font-size: 13.5px; font-weight: 500; padding: 10px 18px; border-radius: 8px; margin: 40px 0 0; transition: border-color .2s, color .2s; }\n  .back-to-pillar::before { content: '\u2190'; color: var(--blue); }\n  .back-to-pillar:hover { border-color: var(--blue); color: var(--blue); }\n<\/style>\n<\/head>\n<body>\n\n<div class=\"hero\">\n  <div class=\"hero-eyebrow\">Verbundene Halbleitersubstrate<\/div>\n  <p class=\"hero-sub\">III-V-Verbindungshalbleiter und Saphir erfordern Poliervorlagen, auf die Siliziumingenieure nur selten sto\u00dfen: weichere Pads zum Schutz der bruchgef\u00e4hrdeten Kristalle, chemisch resistente Tr\u00e4gerplatten f\u00fcr Brom- und S\u00e4ureaufschl\u00e4mmungen und ein sorgf\u00e4ltiges EER-Design f\u00fcr Materialien, die eher splittern als nachgeben. In diesem Leitfaden wird jedes Substrat ausf\u00fchrlich behandelt.<\/p>\n  <p class=\"hero-meta\">\n    <span>Von Jizhi Electronic Technology Co, Ltd.<\/span>\n    <span>\u00b7<\/span>\n    <span>Spezialisten f\u00fcr das Polieren von Halbleitern<\/span>\n    <span>\u00b7<\/span>\n    <span>14 Minuten lesen<\/span>\n  <\/p>\n<\/div>\n\n<div class=\"page-wrap\">\n\n  <nav class=\"breadcrumb\">\n    <a href=\"https:\/\/jeez-semicon.com\/de\/blog\/Polishing-Templates-for-Semiconductor-Silicon-Wafer-Processing\/\" target=\"_blank\">\u2190 Polierschablonen: Vollst\u00e4ndiger Leitfaden<\/a>\n    <span>\/<\/span>\n    GaAs, InP &amp; Saphir-Vorlagen\n  <\/nav>\n\n  <nav class=\"toc-box\">\n    <h2>Inhalts\u00fcbersicht<\/h2>\n    <ol class=\"toc-list\">\n      <li><a href=\"#why-different\">Warum Verbindungshalbleiter unterschiedliche Vorlagen ben\u00f6tigen<\/a><\/li>\n      <li><a href=\"#fracture-risk\">Frakturrisiko: Die wichtigste Konstruktionsbeschr\u00e4nkung<\/a><\/li>\n      <li><a href=\"#gaas\">GaAs-Polierschablonen - Vollst\u00e4ndige Anleitung<\/a><\/li>\n      <li><a href=\"#inp\">InP Polierschablonen - Vollst\u00e4ndige Anleitung<\/a><\/li>\n      <li><a href=\"#sapphire\">Saphir-Polierschablonen - Vollst\u00e4ndige Anleitung<\/a><\/li>\n      <li><a href=\"#shared-principles\">Gemeinsame Gestaltungsprinzipien f\u00fcr alle drei Substrate<\/a><\/li>\n      <li><a href=\"#slurry-compat\">Zusammenfassung der chemischen Kompatibilit\u00e4t von Slurry<\/a><\/li>\n      <li><a href=\"#comparison-table\">Vergleich der Spezifikationen Seite an Seite<\/a><\/li>\n      <li><a href=\"#handling\">Bew\u00e4hrte Praktiken bei Handhabung und Verladung<\/a><\/li>\n      <li><a href=\"#faq\">H\u00e4ufig gestellte Fragen<\/a><\/li>\n    <\/ol>\n  <\/nav>\n\n  <!-- \u2550\u2550\u2550 SECTION 1 \u2550\u2550\u2550 -->\n  <h2 id=\"why-different\">Warum Verbindungshalbleiter andere Templates als Silizium ben\u00f6tigen<\/h2>\n\n  <p>Das Polieren von Siliziumwafern ist der Referenzprozess, an dem alle anderen Halbleiterpolierverfahren gemessen werden. Es wird bei moderaten Dr\u00fccken mit alkalischen Schl\u00e4mmen auf einem Substrat durchgef\u00fchrt, das zwar spr\u00f6de ist, aber eine ausreichende Bruchz\u00e4higkeit aufweist, um normale Prozessschwankungen ohne katastrophale Ausbeuteverluste zu tolerieren. Die f\u00fcr Silizium entwickelten Polierschablonen spiegeln diese nachsichtigen Bedingungen wider: St\u00fctzteller mittlerer H\u00e4rte, FR-4- oder G-10-Tr\u00e4gerplatten mit alkalischem pH-Wert und Prozessdr\u00fccke, die einen betr\u00e4chtlichen Spielraum lassen, bevor das Bruchrisiko signifikant wird.<\/p>\n\n  <p>Verbindungshalbleiter - GaAs, InP und verwandte III-V-Materialien - und Oxid-Substrate wie Saphir haben diese nachsichtigen Eigenschaften nicht. Jedes dieser Substrate stellt eine eigene Kombination von Herausforderungen dar, die eine gezielte Entwicklung der Schablone statt einer Anpassung der Spezifikation der Siliziumschablone erfordern. Verstehen <a href=\"https:\/\/jeez-semicon.com\/de\/blog\/Polishing-Templates-for-Semiconductor-Silicon-Wafer-Processing\/\" target=\"_blank\" class=\"text-link-pill\">Grundlagen der Polierschablone<\/a> ist der Ausgangspunkt, aber die substratspezifischen Details, die in diesem Artikel behandelt werden, sind es, die die Bruchraten, Kontaminationsfehler und Randausschlu\u00dfprobleme verhindern, die auftreten, wenn von Silizium abgeleitete Template-Annahmen auf die Verarbeitung von Verbindungshalbleitern angewendet werden.<\/p>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 2 \u2550\u2550\u2550 -->\n  <h2 id=\"fracture-risk\">Frakturrisiko: Die wichtigste Designbeschr\u00e4nkung f\u00fcr III-V-Substrate<\/h2>\n\n  <p>Die wichtigste Eigenschaft, die III-V-Verbindungshalbleitersubstrate bei der Entwicklung von Polierschablonen von Silizium unterscheidet, ist die Bruchz\u00e4higkeit - die Widerstandsf\u00e4higkeit des Materials gegen die Ausbreitung von Rissen, sobald eine Spannungskonzentration (z. B. ein Kantenspan oder ein Oberfl\u00e4chenkratzer) einen Riss ausl\u00f6st.<\/p>\n\n  <div class=\"fragility-bars\">\n    <div class=\"frag-row\">\n      <span class=\"frag-label\">Silizium<\/span>\n      <div class=\"frag-track\"><div class=\"frag-fill frag-si\"><\/div><\/div>\n      <span class=\"frag-note\">0,7-0,9 MPa-m\u00bd<\/span>\n    <\/div>\n    <div class=\"frag-row\">\n      <span class=\"frag-label\">GaAs<\/span>\n      <div class=\"frag-track\"><div class=\"frag-fill frag-gaas\"><\/div><\/div>\n      <span class=\"frag-note\">0,44 MPa-m\u00bd<\/span>\n    <\/div>\n    <div class=\"frag-row\">\n      <span class=\"frag-label\">InP<\/span>\n      <div class=\"frag-track\"><div class=\"frag-fill frag-inp\"><\/div><\/div>\n      <span class=\"frag-note\">0,32 MPa-m\u00bd<\/span>\n    <\/div>\n    <div class=\"frag-row\">\n      <span class=\"frag-label\">Sapphire<\/span>\n      <div class=\"frag-track\"><div class=\"frag-fill frag-sap\"><\/div><\/div>\n      <span class=\"frag-note\">2,0-3,0 MPa-m\u00bd<\/span>\n    <\/div>\n  <\/div>\n\n  <p>Die Bruchz\u00e4higkeit von GaAs ist etwa halb so gro\u00df wie die von Silizium; bei InP ist sie sogar noch geringer, n\u00e4mlich etwa ein Drittel. Das bedeutet, dass Spannungskonzentrationen, die ein Silizium-Wafer ohne Folgen toleriert - durch ungleichm\u00e4\u00dfigen Druck des Tr\u00e4gerkopfes, durch den Kontakt mit einem Haltering, durch einen Kantenspan w\u00e4hrend des Ladens - sich in GaAs oder InP zu einem vollst\u00e4ndigen Bruch des Wafers ausweiten k\u00f6nnen. Saphir hingegen hat eine h\u00f6here Bruchz\u00e4higkeit als Silizium, aber seine extreme H\u00e4rte (Mohs 9,0) und nahezu chemische Inertheit stellen andere Herausforderungen dar: sehr langsame Polierraten, Anforderungen an s\u00e4urehaltige Aufschl\u00e4mmungen und lange Polierzyklen, die die chemische Kompatibilit\u00e4t der Vorlage belasten.<\/p>\n\n  <p>Das Bruchrisiko durch thermische Belastung ist ein zus\u00e4tzlicher, oft \u00fcbersehener Faktor bei III-V-Substraten. GaAs hat einen W\u00e4rmeausdehnungskoeffizienten (WAK) von 5,73 \u00d7 10-\u2076\/\u00b0C - mehr als doppelt so viel wie Silizium mit 2,6 \u00d7 10-\u2076\/\u00b0C. Wenn ein GaAs-Wafer mit herk\u00f6mmlichen Wachsmontageverfahren bei 70-85 \u00b0C auf einen Wachsmontageblock geklebt wird, erzeugt der unterschiedliche WAK zwischen dem Wafer und dem Polierblock w\u00e4hrend des Abk\u00fchlungszyklus eine biaxiale W\u00e4rmespannung, die routinem\u00e4\u00dfig zu Waferrissen im Bereich von 50-200 \u00b5m Dicke f\u00fchrt. Dies ist der Hauptgrund daf\u00fcr, dass wachslose Polierschablonen nicht nur bevorzugt werden, sondern f\u00fcr das Produktionspolieren von GaAs und InP praktisch obligatorisch sind. Der vollst\u00e4ndige Vergleich zwischen wachslos und Wachs, einschlie\u00dflich der Quantifizierung der WAK-Fehlanpassung, ist in unserem <a href=\"https:\/\/jeez-semicon.com\/de\/blog\/Waxless-Polishing-Templates-vs-Wax-Mounting-Cost-Quality-Process-Comparison\/\" target=\"_blank\" class=\"text-link-pill\">Anleitung zur Montage ohne Wachs vs. Wachs<\/a>.<\/p>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 3 \u2014 GaAs \u2550\u2550\u2550 -->\n  <h2 id=\"gaas\">GaAs-Polierschablonen<\/h2>\n\n  <!-- substrate tabs -->\n  <div class=\"substrate-tabs\">\n    <div class=\"substrate-tab tab-gaas\">GaAs<\/div>\n  <\/div>\n  <div class=\"substrate-section\">\n    <div class=\"substrate-section-head gaas-head\">\n      <div>\n        <h3>Galliumarsenid (GaAs) - Leitfaden f\u00fcr die Schablonentechnik<\/h3>\n        <div class=\"sub-meta\">Anwendungen: RF\/Mikrowellen-ICs, Laserdioden, Solarzellen, HBTs, pHEMTs<\/div>\n      <\/div>\n    <\/div>\n    <div class=\"substrate-section-body\">\n\n      <div class=\"prop-grid\">\n        <div class=\"prop-item\"><div class=\"prop-label\">Kristallstruktur<\/div><div class=\"prop-value\">Zinkblende<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Bruchz\u00e4higkeit<\/div><div class=\"prop-value danger\">0,44 MPa-m\u00bd (niedrig)<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Mohs-H\u00e4rte<\/div><div class=\"prop-value\">~3.5<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">CTE<\/div><div class=\"prop-value caution\">5.73 \u00d7 10-\u2076\/\u00b0C<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Spaltungsebenen<\/div><div class=\"prop-value danger\">{110} - leichtes Dekollet\u00e9<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Wafer-Durchmesser<\/div><div class=\"prop-value\">50-150 mm (Produktion)<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Typische Dicke<\/div><div class=\"prop-value\">350-625 \u00b5m<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Polierschl\u00e4mme<\/div><div class=\"prop-value caution\">Auf Brombasis, pH 4-7<\/div><\/div>\n      <\/div>\n\n      <h3 style=\"margin-top:8px\">Die Herausforderung beim GaAs-Polieren<\/h3>\n      <p>GaAs kombiniert eine geringe Bruchz\u00e4higkeit mit gut definierten {110} Spaltungsebenen, die parallel zur Ebene oder Kerbe auf dem Wafer verlaufen. Jede Spannungskonzentration, die den Schwellenwert f\u00fcr die Bruchz\u00e4higkeit der Spaltungsebene \u00fcberschreitet - sei es durch mechanischen Kontakt an der Waferkante, durch unterschiedliche thermische Ausdehnung oder durch ungleichm\u00e4\u00dfigen Druck auf das Polierpad - pflanzt sich sofort entlang der Spaltungsebene fort und spaltet den Wafer, anstatt einen lokalisierten Chip zu erzeugen. Dies macht das Polieren von GaAs weniger verzeihlich gegen\u00fcber Kantenstress als jedes andere g\u00e4ngige Halbleitersubstrat.<\/p>\n\n      <p>Die chemische Herausforderung kommt zur mechanischen hinzu. GaAs enth\u00e4lt Gallium und Arsen, die beide in w\u00e4ssriger Umgebung oxidieren. Herk\u00f6mmliche alkalische Kiesels\u00e4ureaufschl\u00e4mmungen erzeugen ein Ga\u2082O\u2083\/As\u2082O\u2083-Oberfl\u00e4chenoxid, das von Kiesels\u00e4ure-Schleifmitteln nicht effizient entfernt werden kann, was zu inakzeptabel langsamen Abtragsraten und Oberfl\u00e4chenverunreinigungen f\u00fchrt. F\u00fcr ein wirksames Polieren von GaAs ist eine bromhaltige Chemie erforderlich, die das Oberfl\u00e4chenoxid chemisch aufl\u00f6st, sobald es sich bildet, und so eine reaktive Oberfl\u00e4che f\u00fcr die mechanische Entfernung erh\u00e4lt. Diese Bromchemie ist f\u00fcr FR-4- und G-10-Tr\u00e4gerplattenmaterialien korrosiv.<\/p>\n\n      <h3>Template-Spezifikation f\u00fcr GaAs<\/h3>\n\n      <p><strong>Material der Tr\u00e4gerplatte: Mindestens G-10, bevorzugt CXT.<\/strong> Eine Brom-Methanol-Aufschl\u00e4mmung mit einem pH-Wert von 4-7 ist f\u00fcr G-10 unbedeutend (20-40% hat eine l\u00e4ngere Lebensdauer als FR-4, ist aber bei hohen Zykluszahlen immer noch begrenzt) und mit FR-4 nicht kompatibel. Bei Produktionsl\u00e4ufen mit mehr als 50 Zyklen pro Los wird f\u00fcr das GaAs-Polieren das Tr\u00e4gerplattenmaterial CXT empfohlen. G-10 ist akzeptabel f\u00fcr F&amp;E-Anwendungen mit geringen St\u00fcckzahlen, bei denen die H\u00e4ufigkeit des Austauschs der Schablonen keine Kostenbeschr\u00e4nkung darstellt.<\/p>\n\n      <p><strong>H\u00e4rte des St\u00fctztellers: Shore A 30-50 (weich).<\/strong> Dies ist der wichtigste GaAs-spezifische Template-Parameter. Weiche Pads dienen zwei Zwecken: Sie gleichen Ungleichm\u00e4\u00dfigkeiten im Tr\u00e4gerkopfdruck aus, die andernfalls Spannungen an der Waferkante konzentrieren w\u00fcrden, und sie verringern die Scherkraft, die w\u00e4hrend der seitlichen Belastung im Arbeitsloch auf den Wafer einwirkt. Ein mittelhartes Pad (Shore A 60-70, geeignet f\u00fcr Silizium) erzeugt Druckkonzentrationen an der Kante, die ausreichen, um Br\u00fcche in der Spaltfl\u00e4che von GaAs bei Prozessdr\u00fccken von nur 2-3 psi auszul\u00f6sen. Die Spezifikation eines weichen Pads ist f\u00fcr das GaAs-Produktionspolieren nicht verhandelbar.<\/p>\n\n      <p><strong>Radiales Spiel im Arbeitsloch: 0,15-0,25 mm.<\/strong> Enger als der 0,3-0,5 mm Standard f\u00fcr Silizium. Die Neigung von GaAs, entlang von Spaltungsebenen zu gleiten, bedeutet, dass ein \u00fcberm\u00e4\u00dfiger seitlicher Spielraum im Arbeitsloch zu einem intermittierenden Kontakt zwischen der Waferkante und der Arbeitslochwand w\u00e4hrend des Polierens f\u00fchrt, was eine Quelle der Rissbildung darstellt. Ein engerer Abstand verhindert diesen Kontakt, w\u00e4hrend der weiche St\u00fctzteller die f\u00fcr die Gleichm\u00e4\u00dfigkeit des Drucks erforderliche Nachgiebigkeit bietet.<\/p>\n\n      <p><strong>Prozessdruck: maximal 1-3 psi.<\/strong> Das Polieren von GaAs erfolgt am unteren Ende des SSP-Druckbereichs. H\u00f6here Dr\u00fccke erh\u00f6hen sowohl die Abtragsrate als auch das Bruchrisiko proportional - die marginale Verbesserung der Ausbeute durch h\u00f6heren Druck ist die Erh\u00f6hung der Bruchrate selten wert.<\/p>\n\n      <div class=\"spec-mini\">\n        <div class=\"spec-mini-title gaas-title\">GaAs-Vorlage - Zusammenfassung der Spezifikation<\/div>\n        <div class=\"spec-mini-grid\">\n          <div class=\"spec-mini-item\"><div class=\"sl\">Tr\u00e4germaterial<\/div><div class=\"sv\">CXT (bevorzugt) \/ G-10<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">St\u00fctzteller Shore A<\/div><div class=\"sv\">30-50 (weich)<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">Freiraum f\u00fcr Arbeitsl\u00f6cher<\/div><div class=\"sv\">0,15-0,25 mm<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">Prozessdruck<\/div><div class=\"sv\">1-3 psi<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">Ohne Wachs?<\/div><div class=\"sv\">Obligatorisch<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">EER-H\u00f6he<\/div><div class=\"sv\">40-100 \u00b5m<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">G\u00fclle pH-Bereich<\/div><div class=\"sv\">4-7<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">Typische Lebensdauer<\/div><div class=\"sv\">80-150 Zyklen<\/div><\/div>\n        <\/div>\n      <\/div>\n\n      <div class=\"callout warning\">\n        <span class=\"callout-icon\">\u26a0\ufe0f<\/span>\n        <div class=\"callout-body\">\n          <strong>GaAs EER-H\u00f6he: Konservativer Erst-Iterations-Ansatz<\/strong>\n          Bei GaAs sollte die EER-H\u00f6he in der ersten Qualifizierungsiteration konservativ festgelegt werden (am unteren Ende des Bereichs von 40-100 \u00b5m). Ein EER, der den Kantendruck \u00fcberkorrigiert - und damit die Kontaktkraft am Waferrand \u00fcber die Spaltbruchschwelle hinaus erh\u00f6ht - kann zu Kantenabplatzungen f\u00fchren, die sich zu Rissen im gesamten Wafer ausweiten. Es ist besser, in Iteration 1 einen Restkantenabfall zu belassen und die EER-H\u00f6he in Iteration 2 zu erh\u00f6hen, als zu \u00fcberkorrigieren und die Qualifikationswafer zu zerbrechen.\n        <\/div>\n      <\/div>\n\n    <\/div>\n  <\/div>\n\n  <!-- \u2550\u2550\u2550 SECTION 4 \u2014 InP \u2550\u2550\u2550 -->\n  <h2 id=\"inp\">InP Polierschablonen<\/h2>\n\n  <div class=\"substrate-tabs\">\n    <div class=\"substrate-tab tab-inp\">InP<\/div>\n  <\/div>\n  <div class=\"substrate-section\">\n    <div class=\"substrate-section-head inp-head\">\n      <div>\n        <h3>Indiumphosphid (InP) - Leitfaden f\u00fcr die Schablonentechnik<\/h3>\n        <div class=\"sub-meta\">Anwendungen: Glasfaser-Telekommunikationslaser, InGaAs-Photodetektoren, mm-Wellen-ICs, photonische integrierte Schaltungen<\/div>\n      <\/div>\n    <\/div>\n    <div class=\"substrate-section-body\">\n\n      <div class=\"prop-grid\">\n        <div class=\"prop-item\"><div class=\"prop-label\">Kristallstruktur<\/div><div class=\"prop-value\">Zinkblende<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Bruchz\u00e4higkeit<\/div><div class=\"prop-value danger\">0,32 MPa-m\u00bd (sehr niedrig)<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Mohs-H\u00e4rte<\/div><div class=\"prop-value\">~4.5<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">CTE<\/div><div class=\"prop-value caution\">4.6 \u00d7 10-\u2076\/\u00b0C<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Spaltungsebenen<\/div><div class=\"prop-value danger\">{110} - extrem einfach<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Wafer-Durchmesser<\/div><div class=\"prop-value\">50-100 mm (Produktion)<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Typische Dicke<\/div><div class=\"prop-value\">350-625 \u00b5m<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Polierschl\u00e4mme<\/div><div class=\"prop-value caution\">Br\u2082\/HBr, NaOCl, pH 7-10<\/div><\/div>\n      <\/div>\n\n      <h3 style=\"margin-top:8px\">InP: Das bruchempfindlichste Produktionssubstrat<\/h3>\n      <p>Indiumphosphid hat die geringste Bruchz\u00e4higkeit aller \u00fcblicherweise hergestellten Halbleitersubstrate - 0,32 MPa-m\u00bd, etwa 45% von GaAs und weniger als die H\u00e4lfte von Silizium. Diese extreme Spr\u00f6digkeit in Verbindung mit gut definierten {110}-Spaltebenen macht InP zu dem Substrat, bei dem Entscheidungen \u00fcber die Gestaltung der Polierschablone den gr\u00f6\u00dften Einfluss auf die Bruchrate haben. InP-Wafer sind teuer (in der Regel 3-8 mal so teuer wie GaAs-Wafer mit gleichem Durchmesser) und werden f\u00fcr Telekommunikations- und Photonik-Anwendungen oft in kleinen Losgr\u00f6\u00dfen verarbeitet, so dass jeder Bruch wirtschaftlich von Bedeutung ist.<\/p>\n\n      <p>Die Bruchausbreitungsgeschwindigkeit in InP ist praktisch sofort gegeben, sobald die Bruchz\u00e4higkeitsschwelle \u00fcberschritten wird - es gibt keine plastische Verformung oder einen Rissverhinderungsmechanismus, der den Schaden in einem duktilen Material begrenzen k\u00f6nnte. Das bedeutet, dass das Design der Schablone f\u00fcr InP eher pr\u00e4ventiv als schadensbegrenzend sein muss: Die Schablone muss so konstruiert sein, dass jede Spannungskonzentration den Schwellenwert f\u00fcr die Bruchausl\u00f6sung nicht erreicht, denn wenn der Bruch einmal begonnen hat, ist er vollst\u00e4ndig.<\/p>\n\n      <h3>Spezifikation der Vorlage f\u00fcr InP<\/h3>\n\n      <p><strong>Material der Tr\u00e4gerplatte: CXT-Qualit\u00e4t wird dringend empfohlen.<\/strong> InP-Polierschl\u00e4mme - in der Regel auf HBr\/Br\u2082-Basis (pH 5-7) oder auf NaOCl basierende alkalische Chemie - sind sowohl f\u00fcr FR-4 als auch f\u00fcr G-10 korrosiv. CXT-grade ist der Produktionsstandard. Da die InP-Losgr\u00f6\u00dfen in der Regel klein sind (25-100 Wafer\/Los), sind die h\u00f6heren Template-Kosten pro Einheit im Verh\u00e4ltnis zu den Kosten f\u00fcr die zu sch\u00fctzenden Wafer weniger bedeutend.<\/p>\n\n      <p><strong>H\u00e4rte des St\u00fctztellers: Shore A 25-45 (ultra-weich).<\/strong> InP erfordert die weichsten St\u00fctzteller, die f\u00fcr Polieranwendungen in der Halbleiterindustrie verwendet werden. Selbst Pads mit Shore A 50, die f\u00fcr GaAs akzeptabel sind, k\u00f6nnen bei 1-2 psi eine ausreichende Druckkonzentration an der Kante erzeugen, um die Spaltung von InP einzuleiten. F\u00fcr das Produktionspolieren von InP werden Pads mit Shore A 25-40 empfohlen. Diese ultraweichen Pads schr\u00e4nken die Gleichm\u00e4\u00dfigkeit des Drucks und die Effizienz der Materialabtragsrate erheblich ein - ein bewusster Kompromiss, bei dem die Vermeidung von Br\u00fcchen Vorrang vor der Optimierung des Durchsatzes hat.<\/p>\n\n      <p><strong>Radiales Spiel im Arbeitsloch: 0,15-0,20 mm.<\/strong> Enger Abstand, wie bei GaAs, um Rand-Wand-Kontakt zu verhindern. InP-Wafer haben in der Regel eine etwas ungenauere Kontrolle des Eingangsdurchmessers als Silizium-Prime-Wafer, so dass bei der Spezifikation des Abstands die OD-Schwankungen ber\u00fccksichtigt werden m\u00fcssen - messen Sie den OD des Eingangs-Wafers aus jeder Charge, bevor Sie den Arbeitslochdurchmesser festlegen.<\/p>\n\n      <p><strong>Ber\u00fccksichtigung des Entwurfs von Multi-Wafer-Vorlagen.<\/strong> Viele InP-Polierschablonen sind f\u00fcr den Betrieb mit einem Wafer pro Tr\u00e4ger ausgelegt und nicht f\u00fcr die bei Silizium \u00fcblichen Schablonen mit mehreren Kavit\u00e4ten, da die pr\u00e4zise Zentrierung jedes Wafers in seinem Arbeitsloch bei InP kritischer ist als bei bruchfesteren Substraten. In einer Multikavit\u00e4ten-Schablone f\u00fchren kleine Unterschiede in der Zentrierung der Arbeitsl\u00f6cher zwischen den Kavit\u00e4ten zu unterschiedlichen Druckprofilen, die das Spaltrisiko f\u00fcr die exzentrischen Wafer erh\u00f6hen.<\/p>\n\n      <div class=\"spec-mini\">\n        <div class=\"spec-mini-title inp-title\">InP-Vorlage - Zusammenfassung der Spezifikation<\/div>\n        <div class=\"spec-mini-grid\">\n          <div class=\"spec-mini-item\"><div class=\"sl\">Tr\u00e4germaterial<\/div><div class=\"sv\">CXT-grade (erforderlich)<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">St\u00fctzteller Shore A<\/div><div class=\"sv\">25-45 (ultra-weich)<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">Freiraum f\u00fcr Arbeitsl\u00f6cher<\/div><div class=\"sv\">0,15-0,20 mm<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">Prozessdruck<\/div><div class=\"sv\">0,5-2,0 psi<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">Ohne Wachs?<\/div><div class=\"sv\">Obligatorisch<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">EER-H\u00f6he<\/div><div class=\"sv\">30-80 \u00b5m (konservativ)<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">G\u00fclle pH-Bereich<\/div><div class=\"sv\">5-10<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">Typische Lebensdauer<\/div><div class=\"sv\">100-180 Zyklen<\/div><\/div>\n        <\/div>\n      <\/div>\n\n      <div class=\"callout danger\">\n        <span class=\"callout-icon\">\ud83d\udd34<\/span>\n        <div class=\"callout-body\">\n          <strong>InP Arsen\/Phosphor Handhabung - Sicherheitshinweis<\/strong>\n          InP enth\u00e4lt Phosphor und Spuren von Indium, die bei Polierarbeiten eine Gefahr f\u00fcr die Gesundheit darstellen. Polierschl\u00e4mme, die InP-Abriebprodukte enthalten, m\u00fcssen als Sonderm\u00fcll behandelt werden. Dies ist eine \u00dcberlegung zur Prozesssicherheit, die unabh\u00e4ngig von der Schablonentechnik ist, aber sie wirkt sich auf die Reinigungs- und Entsorgungsverfahren f\u00fcr Schablonen am Ende ihrer Lebensdauer aus - stellen Sie sicher, dass das chemische Abfallmanagementprogramm Ihrer Einrichtung InP-Poliernebenprodukte abdeckt.\n        <\/div>\n      <\/div>\n\n    <\/div>\n  <\/div>\n\n  <!-- \u2550\u2550\u2550 SECTION 5 \u2014 Sapphire \u2550\u2550\u2550 -->\n  <h2 id=\"sapphire\">Saphir-Polierschablonen<\/h2>\n\n  <div class=\"substrate-tabs\">\n    <div class=\"substrate-tab tab-sap\">Sapphire<\/div>\n  <\/div>\n  <div class=\"substrate-section\">\n    <div class=\"substrate-section-head sap-head\">\n      <div>\n        <h3>Saphir (Al\u2082O\u2083) - Template Engineering Guide<\/h3>\n        <div class=\"sub-meta\">Anwendungen: LED-Substrate (GaN auf Saphir), VCSEL, RF-Filter, optische Fenster, Leistungselektronik<\/div>\n      <\/div>\n    <\/div>\n    <div class=\"substrate-section-body\">\n\n      <div class=\"prop-grid\">\n        <div class=\"prop-item\"><div class=\"prop-label\">Kristallstruktur<\/div><div class=\"prop-value\">Trigonal (Korund)<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Bruchz\u00e4higkeit<\/div><div class=\"prop-value ok\">2,0-3,0 MPa-m\u00bd (hoch)<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Mohs-H\u00e4rte<\/div><div class=\"prop-value danger\">9,0 (in der N\u00e4he von SiC)<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">CTE (c-Achse)<\/div><div class=\"prop-value\">6.66 \u00d7 10-\u2076\/\u00b0C<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">CTE-Anisotropie<\/div><div class=\"prop-value caution\">a-Achse und c-Achse unterscheiden sich 8%<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Wafer-Durchmesser<\/div><div class=\"prop-value\">50-150 mm (LED-Lautst\u00e4rke)<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Typische Dicke<\/div><div class=\"prop-value\">430-650 \u00b5m<\/div><\/div>\n        <div class=\"prop-item\"><div class=\"prop-label\">Polierschl\u00e4mme<\/div><div class=\"prop-value caution\">Diamant\/SiC, pH 3-9<\/div><\/div>\n      <\/div>\n\n      <h3 style=\"margin-top:8px\">Saphir: Hart, chemisch inert und anisotrop<\/h3>\n      <p>Die Herausforderungen beim Polieren von Saphir sind die umgekehrten zu denen von InP: W\u00e4hrend InP gef\u00e4hrlich zerbrechlich ist, ist Saphir mechanisch robust. Das Hauptaugenmerk bei der Entwicklung von Saphir liegt nicht auf der Vermeidung von Br\u00fcchen, sondern auf der chemischen Kompatibilit\u00e4t mit s\u00e4urehaltigen Diamantsuspensionen, der Handhabung der langen Polierzyklen, die aufgrund der extremen H\u00e4rte von Saphir erforderlich sind, und der Bew\u00e4ltigung des anisotropen Polierverhaltens, das sich aus der trigonalen Kristallstruktur von Saphir ergibt.<\/p>\n\n      <p>Die WAK-Anisotropie von Saphir - die W\u00e4rmeausdehnungskoeffizienten der a-Achse und der c-Achse unterscheiden sich um etwa 8% - f\u00fchrt zu internen thermischen Spannungen, wenn der Wafer ungleichm\u00e4\u00dfig erhitzt oder abgek\u00fchlt wird. Diese Anisotropie macht Saphir anf\u00e4lliger f\u00fcr thermisch bedingte Verformungen w\u00e4hrend l\u00e4ngerer Polierzyklen als isotrope Substrate. Bei Polierzyklen von mehr als 60 Minuten wird empfohlen, die Temperatur des Poliertisches auf \u00b12 \u00b0C oder mehr zu regeln, um thermisch bedingte TTV-Ausschl\u00e4ge durch Verformung des Saphirs w\u00e4hrend des Polierens zu verhindern - ein Prozessaspekt, der die Auswahl der Schablone indirekt durch seine Wechselwirkung mit der Nachgiebigkeit des St\u00fctztellers beeinflusst.<\/p>\n\n      <h3>Spezifikation der Vorlage f\u00fcr Sapphire<\/h3>\n\n      <p><strong>Material der Tr\u00e4gerplatte: G-10 f\u00fcr leicht saure Schl\u00e4mme; CXT f\u00fcr Diamantschl\u00e4mme unter pH 5.<\/strong> Beim Polieren von Saphiren werden je nach Polierschritt Diamantschleifslurries mit einem pH-Wert von 3-9 verwendet. F\u00fcr das anf\u00e4ngliche Grobpolieren mit sauren Diamantschl\u00e4mmen (pH 3-5) wird die Sorte CXT empfohlen. F\u00fcr die Endpolitur mit nahezu neutralem bis leicht alkalischem Quarzslurry (pH 7-9) ist G-10 geeignet. FR-4 sollte bei allen Saphir-Polieranwendungen mit Aufschl\u00e4mmungen unter pH 8 vermieden werden.<\/p>\n\n      <p><strong>H\u00e4rte des St\u00fctztellers: Shore A 60-75 (mittelhart).<\/strong> Im Gegensatz zu den III-V-Substraten erm\u00f6glicht die hohe Bruchz\u00e4higkeit von Saphir die Verwendung von mittelharten St\u00fctztellern ohne signifikantes Bruchrisiko. H\u00e4rtere Pads verbessern die TTV-Gleichm\u00e4\u00dfigkeit f\u00fcr die langen Polierzyklen von Saphir, indem sie eine stabilere Kontrolle der Arbeitslochtiefe bei anhaltender Belastung gew\u00e4hrleisten. Shore A 65-70 ist die g\u00e4ngigste Produktionsspezifikation f\u00fcr 2-Zoll- und 4-Zoll-LED-Substrate aus Saphir.<\/p>\n\n      <p><strong>EER f\u00fcr den Ausschluss von R\u00e4ndern unter 2 mm.<\/strong> Saphir-LED-Substratanwendungen - insbesondere f\u00fcr 4-Zoll-C-Plane-Saphir, der in der LED-Produktion mit hoher Helligkeit verwendet wird - erfordern oft einen Randausschluss von unter 2 mm, um die Anzahl der LED-Die pro Wafer zu maximieren. Das EER-Design f\u00fcr Saphir folgt den gleichen Prinzipien wie bei Silizium, mit EER-H\u00f6hen im Bereich von 60-150 \u00b5m, die f\u00fcr den Prozessdruck (2-5 psi) und die mittelharten St\u00fctzteller von Saphir geeignet sind.<\/p>\n\n      <p><strong>Multi-Wafer-Templates f\u00fcr die LED-Produktion in hohen St\u00fcckzahlen.<\/strong> Beim Polieren von Saphir-LED-Substraten im kommerziellen Ma\u00dfstab werden Multikavit\u00e4ten-Templates (in der Regel 3-7 Wafer pro Tr\u00e4ger) verwendet, um den Polierdurchsatz zu maximieren. Saphir-Multikavit\u00e4ten-Templates erfordern eine pr\u00e4zise Einheitlichkeit der Arbeitslochtiefe \u00fcber alle Kavit\u00e4ten (\u22645 \u00b5m Abweichung zwischen den Kavit\u00e4ten), um TTV-Schwankungen von Wafer zu Wafer innerhalb eines einzigen Polierlaufs zu vermeiden. Die CMM-Verifizierung aller Arbeitslochtiefen auf jeder Schablone ist f\u00fcr die Produktionsqualifizierung erforderlich.<\/p>\n\n      <div class=\"spec-mini\">\n        <div class=\"spec-mini-title sap-title\">Sapphire-Vorlage - Zusammenfassung der Spezifikation<\/div>\n        <div class=\"spec-mini-grid\">\n          <div class=\"spec-mini-item\"><div class=\"sl\">Tr\u00e4germaterial<\/div><div class=\"sv\">G-10 oder CXT (pH-abh\u00e4ngig)<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">St\u00fctzteller Shore A<\/div><div class=\"sv\">60-75 (mittelhart)<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">Freiraum f\u00fcr Arbeitsl\u00f6cher<\/div><div class=\"sv\">0,25-0,40 mm<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">Prozessdruck<\/div><div class=\"sv\">2-5 psi<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">Ohne Wachs?<\/div><div class=\"sv\">Stark bevorzugt<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">EER-H\u00f6he<\/div><div class=\"sv\">60-150 \u00b5m<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">G\u00fclle pH-Bereich<\/div><div class=\"sv\">3-9<\/div><\/div>\n          <div class=\"spec-mini-item\"><div class=\"sl\">Typische Lebensdauer<\/div><div class=\"sv\">80-160 Zyklen<\/div><\/div>\n        <\/div>\n      <\/div>\n\n    <\/div>\n  <\/div>\n\n  <!-- \u2550\u2550\u2550 SECTION 6 \u2550\u2550\u2550 -->\n  <h2 id=\"shared-principles\">Gemeinsame Gestaltungsprinzipien f\u00fcr alle drei Substrate<\/h2>\n\n  <p>Trotz ihrer unterschiedlichen physikalischen Eigenschaften und Anforderungen an die Polierchemie haben GaAs-, InP- und Saphir-Polierschablonen drei grundlegende Designprinzipien gemeinsam, die sie von Silizium-Polierschablonen unterscheiden.<\/p>\n\n  <h3>1. Wachslose Verarbeitung ist der Standard, nicht optional<\/h3>\n  <p>Alle drei Substrate profitieren von wachsfreien Polierschablonen oder erfordern diese. Bei GaAs und InP entf\u00e4llt durch die wachslose Bearbeitung die thermische Belastung w\u00e4hrend der Wachsbindung und -abl\u00f6sung, die in der Produktion eine Hauptursache f\u00fcr Br\u00fcche in der Spaltfl\u00e4che darstellt. Bei Saphir eliminiert die wachslose Bearbeitung das Risiko unterschiedlicher thermischer Ausdehnungsspannungen aufgrund der CTE-Anisotropie von Saphir w\u00e4hrend des Wachszyklus. Die wirtschaftlichen Argumente f\u00fcr die wachslose Verarbeitung - niedrigere Gesamtkosten pro Wafer, h\u00f6herer Durchsatz, keine organische Verunreinigung - werden in unserem <a href=\"https:\/\/jeez-semicon.com\/de\/blog\/Waxless-Polishing-Templates-vs-Wax-Mounting-Cost-Quality-Process-Comparison\/\" target=\"_blank\" class=\"text-link-pill\">Vergleich zwischen wachsloser und Wachsmontage<\/a>.<\/p>\n\n  <h3>2. Die chemische Kompatibilit\u00e4t muss anhand des tats\u00e4chlichen Schlamms \u00fcberpr\u00fcft werden<\/h3>\n  <p>Alle drei Substrate verwenden Aufschl\u00e4mmungschemikalien, die mit FR-4 inkompatibel sind und f\u00fcr G-10 kaum geeignet sind. Die Angabe des Tr\u00e4gerplattenmaterials als \u201cStandard-FR-4\u201d f\u00fcr eines dieser Substrate ist ein verfahrenstechnischer Fehler, der bei vorhersehbaren Zykluszahlen zu Vorlagenausf\u00e4llen f\u00fchrt. Der korrekte Spezifikationsablauf - Angabe des pH-Bereichs des Slurrys und der Oxidationsmittelkomponenten, dann Auswahl des Tr\u00e4gerplattenmaterials - wird in unserem <a href=\"https:\/\/jeez-semicon.com\/de\/blog\/How-to-Specify-a-Polishing-Template-6-Parameters-Engineers-Must-Define\/\" target=\"_blank\" class=\"text-link-pill\">6-Parameter-Spezifikationsleitfaden<\/a>.<\/p>\n\n  <h3>3. Die Qualifizierung des ersten Artikels muss Daten zur Bruchrate enthalten<\/h3>\n  <p>Bei Siliziumschablonen sind die wichtigsten Qualifikationskriterien TTV, SFQR und Oberfl\u00e4chenqualit\u00e4t. Bei Verbindungshalbleiter- und Saphirschablonen ist die Bruchrate pro 100 polierte Wafer ein zus\u00e4tzlicher obligatorischer Qualifikationsma\u00dfstab. Eine Schablone, die eine exzellente TTV erreicht, aber in der Qualifikation 2% Waferbruch produziert, ist keine produktionsf\u00e4hige Schablone, unabh\u00e4ngig von den Ebenheitsdaten. Die Shore-A-Spezifikation des St\u00fctztellers und die EER-H\u00f6he sind die beiden Parameter der Schablone, die sich am direktesten steuern lassen, um die Bruchrate zu verringern, und beide m\u00fcssen in der Qualifikation anhand der tats\u00e4chlichen Bruchdaten validiert werden.<\/p>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 7 \u2550\u2550\u2550 -->\n  <h2 id=\"slurry-compat\">Zusammenfassung der chemischen Kompatibilit\u00e4t von Slurry<\/h2>\n\n  <div class=\"table-wrap\">\n    <table>\n      <thead>\n        <tr>\n          <th>Substrat<\/th>\n          <th>G\u00fclle-Chemie<\/th>\n          <th>pH-Bereich<\/th>\n          <th>FR-4<\/th>\n          <th>G-10<\/th>\n          <th>CXT<\/th>\n        <\/tr>\n      <\/thead>\n      <tbody>\n        <tr>\n          <td><strong>GaAs<\/strong><\/td>\n          <td>Brom-Methanol (Br\u2082\/MeOH)<\/td>\n          <td>4-7<\/td>\n          <td><span class=\"badge badge-red\">Nicht geeignet<\/span><\/td>\n          <td><span class=\"badge badge-amber\">Marginal<\/span><\/td>\n          <td><span class=\"badge badge-green\">Empfohlen<\/span><\/td>\n        <\/tr>\n        <tr>\n          <td><strong>GaAs<\/strong><\/td>\n          <td>Alkalisches Oxidationsmittel NaOCl<\/td>\n          <td>9-11<\/td>\n          <td><span class=\"badge badge-amber\">Marginal<\/span><\/td>\n          <td><span class=\"badge badge-green\">Annehmbar<\/span><\/td>\n          <td><span class=\"badge badge-green\">Empfohlen<\/span><\/td>\n        <\/tr>\n        <tr>\n          <td><strong>InP<\/strong><\/td>\n          <td>HBr \/ Br\u2082 sauer<\/td>\n          <td>5-7<\/td>\n          <td><span class=\"badge badge-red\">Nicht geeignet<\/span><\/td>\n          <td><span class=\"badge badge-amber\">Marginal<\/span><\/td>\n          <td><span class=\"badge badge-green\">Empfohlen<\/span><\/td>\n        <\/tr>\n        <tr>\n          <td><strong>InP<\/strong><\/td>\n          <td>NaOCl + Zitronens\u00e4ure<\/td>\n          <td>7-9<\/td>\n          <td><span class=\"badge badge-amber\">Marginal<\/span><\/td>\n          <td><span class=\"badge badge-green\">Annehmbar<\/span><\/td>\n          <td><span class=\"badge badge-green\">Empfohlen<\/span><\/td>\n        <\/tr>\n        <tr>\n          <td><strong>Sapphire<\/strong><\/td>\n          <td>Diamantschleifmittel, s\u00e4urehaltig<\/td>\n          <td>3-6<\/td>\n          <td><span class=\"badge badge-red\">Nicht geeignet<\/span><\/td>\n          <td><span class=\"badge badge-amber\">Marginal<\/span><\/td>\n          <td><span class=\"badge badge-green\">Empfohlen<\/span><\/td>\n        <\/tr>\n        <tr>\n          <td><strong>Sapphire<\/strong><\/td>\n          <td>Kolloidale Kiesels\u00e4ure, Endpolitur<\/td>\n          <td>8-10<\/td>\n          <td><span class=\"badge badge-green\">Annehmbar<\/span><\/td>\n          <td><span class=\"badge badge-green\">Empfohlen<\/span><\/td>\n          <td><span class=\"badge badge-green\">Empfohlen<\/span><\/td>\n        <\/tr>\n      <\/tbody>\n    <\/table>\n  <\/div>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 8 \u2550\u2550\u2550 -->\n  <h2 id=\"comparison-table\">Vergleich der Spezifikationen Seite an Seite<\/h2>\n\n  <div class=\"table-wrap\">\n    <table>\n      <thead>\n        <tr>\n          <th>Parameter<\/th>\n          <th>GaAs<\/th>\n          <th>InP<\/th>\n          <th>Sapphire<\/th>\n          <th>Si (Referenz)<\/th>\n        <\/tr>\n      <\/thead>\n      <tbody>\n        <tr>\n          <td><strong>Material der Tr\u00e4gerplatte<\/strong><\/td>\n          <td>CXT \/ G-10<\/td>\n          <td>CXT<\/td>\n          <td>CXT \/ G-10<\/td>\n          <td>FR-4 \/ G-10<\/td>\n        <\/tr>\n        <tr class=\"row-highlight\">\n          <td><strong>St\u00fctzteller Shore A<\/strong><\/td>\n          <td><strong>30-50<\/strong><\/td>\n          <td><strong>25-45<\/strong><\/td>\n          <td><strong>60-75<\/strong><\/td>\n          <td>55-75<\/td>\n        <\/tr>\n        <tr>\n          <td><strong>Prozessdruck<\/strong><\/td>\n          <td>1-3 psi<\/td>\n          <td>0,5-2 psi<\/td>\n          <td>2-5 psi<\/td>\n          <td>2-5 psi<\/td>\n        <\/tr>\n        <tr>\n          <td><strong>Freiraum f\u00fcr Arbeitsl\u00f6cher<\/strong><\/td>\n          <td>0,15-0,25 mm<\/td>\n          <td>0,15-0,20 mm<\/td>\n          <td>0,25-0,40 mm<\/td>\n          <td>0,25-0,50 mm<\/td>\n        <\/tr>\n        <tr>\n          <td><strong>EER-H\u00f6he<\/strong><\/td>\n          <td>40-100 \u00b5m<\/td>\n          <td>30-80 \u00b5m<\/td>\n          <td>60-150 \u00b5m<\/td>\n          <td>50-150 \u00b5m<\/td>\n        <\/tr>\n        <tr>\n          <td><strong>Waxless erforderlich?<\/strong><\/td>\n          <td><span class=\"badge badge-red\">Obligatorisch<\/span><\/td>\n          <td><span class=\"badge badge-red\">Obligatorisch<\/span><\/td>\n          <td><span class=\"badge badge-amber\">Stark bevorzugt<\/span><\/td>\n          <td><span class=\"badge badge-green\">Bevorzugt<\/span><\/td>\n        <\/tr>\n        <tr>\n          <td><strong>Wichtigste Fehlerart<\/strong><\/td>\n          <td>Spaltbruch<\/td>\n          <td>Spaltbruch<\/td>\n          <td>Chemische Vertr\u00e4glichkeit.<\/td>\n          <td>TTV-Abweichung<\/td>\n        <\/tr>\n        <tr>\n          <td><strong>Typische Lebensdauer<\/strong><\/td>\n          <td>80-150<\/td>\n          <td>100-180<\/td>\n          <td>80-160<\/td>\n          <td>100-200<\/td>\n        <\/tr>\n      <\/tbody>\n    <\/table>\n  <\/div>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 9 \u2550\u2550\u2550 -->\n  <h2 id=\"handling\">Bew\u00e4hrte Praktiken f\u00fcr die Handhabung und Verladung zerbrechlicher Substrate<\/h2>\n\n  <p>Das Design der Schablone legt die mechanischen Randbedingungen f\u00fcr das Polieren der Wafer fest, aber die Handhabung w\u00e4hrend des Prozesses - wie der Wafer in die Schablone geladen, zur Poliermaschine transportiert und nach dem Polieren entladen wird - ist f\u00fcr empfindliche III-V-Substrate ebenso wichtig. Auch die beste Schablone kann nicht verhindern, dass der Wafer aufgrund von Handhabungsfehlern bricht, die zu Spannungskonzentrationen f\u00fchren, welche die Bruchz\u00e4higkeitsschwelle des Wafers \u00fcberschreiten.<\/p>\n\n  <h3>Ladeprotokoll f\u00fcr GaAs und InP<\/h3>\n  <p>Befeuchten Sie den St\u00fctzteller mit DI-Wasser wie bei der normalen wachslosen Beladung, aber gehen Sie bei der Platzierung der Wafer noch vorsichtiger vor. Senken Sie den Wafer vertikal in das Arbeitsloch ab, anstatt ihn seitlich zu schieben - bei der seitlichen Platzierung wird die Waferkante \u00fcber die Wand des Arbeitslochs gezogen und ist die h\u00e4ufigste Ursache f\u00fcr Kantenausbr\u00fcche beim Laden zerbrechlicher Substrate. Verwenden Sie eine Vakuum-Pinzette, die f\u00fcr den Wafer-Durchmesser ausgelegt ist; der Fingerkontakt mit GaAs- oder InP-Wafern w\u00e4hrend des Ladens f\u00fchrt zu einer punktuellen Belastung, die zu Rissen unter der Oberfl\u00e4che f\u00fchren kann, die erst nach dem Polieren sichtbar werden. \u00dcben Sie nach dem Aufsetzen 5-10 Sekunden lang sanften Druck aus, um sicherzustellen, dass die Kapillarhaftung vollst\u00e4ndig hergestellt ist, bevor die Baugruppe bewegt wird.<\/p>\n\n  <h3>Freigabeprotokoll nach dem Polieren<\/h3>\n  <p>L\u00f6sen Sie GaAs- und InP-Wafer, indem Sie den St\u00fctzteller teilweise trocknen lassen - verwenden Sie bei III-V-Substraten kein mechanisches L\u00f6sen (Spatel an der Kante), da die erforderliche Kraft zum Anheben der Kante ausreicht, um Br\u00fcche in der Spaltfl\u00e4che zu verursachen. Wenn das Pad nur langsam trocknet, kann eine kurze Anwendung von komprimiertem Stickstoff mit niedrigem Druck am Rand des Wafers die Trocknung beschleunigen, ohne dass eine mechanische Belastung entsteht. Sobald sich der Wafer frei l\u00f6st, sollte er sofort in das Reinigungsbad f\u00fcr die Nachpolitur \u00fcberf\u00fchrt werden, ohne dass eine trockene Zwischenlagerung erfolgt, da GaAs- und InP-Oberfl\u00e4chen an der Luft schnell oxidieren und von einer kontinuierlichen Nassbearbeitung profitieren.<\/p>\n\n  <div class=\"callout tip\">\n    <span class=\"callout-icon\">\ud83d\udca1<\/span>\n    <div class=\"callout-body\">\n      <strong>Arbeitslochkantenfase f\u00fcr zerbrechliche Substrate<\/strong>\n      Geben Sie eine Arbeitslochkantenabschr\u00e4gung auf Schablonen f\u00fcr GaAs und InP an - eine kleine (0,1-0,2 mm) 45\u00b0-Abschr\u00e4gung am oberen Ende der Arbeitsloch\u00f6ffnung. Durch diese Abschr\u00e4gung wird die scharfe Ecke am Eingang des Arbeitslochs beseitigt, die ansonsten der prim\u00e4re Kontaktpunkt bei der Beladung des Wafers ist. Dadurch wird jeder unbeabsichtigte Kantenkontakt \u00fcber einen gr\u00f6\u00dferen Bereich verteilt und die Spitzenspannung unter den Schwellenwert f\u00fcr die Bruchausl\u00f6sung reduziert. Dies ist ein Standardmerkmal der Verbindungshalbleiter-Schablonen von Jizhi und verursacht keine zus\u00e4tzlichen Vorlaufzeiten oder Kosten.\n    <\/div>\n  <\/div>\n\n  <!-- Related articles -->\n  <div class=\"related-box\">\n    <h3>\ud83d\udcd6 Verwandte technische Artikel<\/h3>\n    <p>Vervollst\u00e4ndigen Sie Ihr Wissen \u00fcber Polierschablonen f\u00fcr Verbindungshalbleiter mit diesen Leitf\u00e4den:<\/p>\n    <div class=\"related-links\">\n      <a href=\"https:\/\/jeez-semicon.com\/de\/blog\/Polishing-Templates-for-Semiconductor-Silicon-Wafer-Processing\/\" target=\"_blank\">Polierschablonen: Vollst\u00e4ndiger Leitfaden<\/a>\n      <a href=\"https:\/\/jeez-semicon.com\/de\/blog\/Waxless-Polishing-Templates-vs-Wax-Mounting-Cost-Quality-Process-Comparison\/\" target=\"_blank\">Wachslos vs. Wachsmontage<\/a>\n      <a href=\"https:\/\/jeez-semicon.com\/de\/blog\/FR-4-vs-G-10-Fiberglass-Polishing-Templates-Material-Properties-Selection-Guide\/\" target=\"_blank\">FR-4 vs. G-10 vs. CXT Materialien<\/a>\n      <a href=\"https:\/\/jeez-semicon.com\/de\/blog\/SiC-Wafer-Polishing-Templates-Chemically-Resistant-Solutions-for-Silicon-Carbide-Processing\/\" target=\"_blank\">SiC-Polierschablonen<\/a>\n      <a href=\"https:\/\/jeez-semicon.com\/de\/blog\/Polishing-Templates-for-Glass-Wafers-Ceramic-Substrates-Key-Considerations\/\" target=\"_blank\">Glas- und Keramiksubstrate<\/a>\n      <a href=\"https:\/\/jeez-semicon.com\/de\/blog\/How-Polishing-Template-Edge-Design-Controls-Wafer-Edge-Profile-Reduces-Edge-Exclusion\/\" target=\"_blank\">Kantenprofil &amp; EER-Design<\/a>\n      <a href=\"https:\/\/jeez-semicon.com\/de\/blog\/How-to-Specify-a-Polishing-Template-6-Parameters-Engineers-Must-Define\/\" target=\"_blank\">6-Parameter-Spezifikationsleitfaden<\/a>\n    <\/div>\n  <\/div>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 FAQ \u2550\u2550\u2550 -->\n  <h2 id=\"faq\">H\u00e4ufig gestellte Fragen<\/h2>\n\n  <div class=\"faq-item\">\n    <div class=\"faq-q\">Warum sind f\u00fcr GaAs-Wafer andere Polierschablonen erforderlich als f\u00fcr Silizium?<\/div>\n    <div class=\"faq-a\">GaAs hat eine Bruchz\u00e4higkeit, die etwa halb so hoch ist wie die von Silizium (0,44 vs. 0,7-0,9 MPa-m\u00bd), und gut definierte {110} Spaltungsebenen, was es sehr anf\u00e4llig f\u00fcr Kantenabplatzungen und Risse im Wafer bei Spannungskonzentrationen macht. Beim GaAs-Polieren werden saure Schl\u00e4mme auf Brombasis verwendet, die mit FR-4-Tr\u00e4gerplatten nicht kompatibel sind. Der thermische Zyklus der Wachsmontage von 70-85\u00b0C erzeugt eine unterschiedliche thermische Ausdehnung an der GaAs-Block-Grenzfl\u00e4che, die eine der Hauptursachen f\u00fcr Spaltbr\u00fcche ist - was wachslose Templates praktisch zur Pflicht macht. Diese Faktoren zusammen erfordern eine grundlegend andere Schablonenspezifikation: weichere St\u00fctzteller, engerer Arbeitslochabstand, chemisch resistente Tr\u00e4gerplatte und konservatives EER-Design.<\/div>\n  <\/div>\n\n  <div class=\"faq-item\">\n    <div class=\"faq-q\">Welche St\u00fctztellerh\u00e4rte wird f\u00fcr das Polieren von GaAs und InP empfohlen?<\/div>\n    <div class=\"faq-a\">Shore A 30-50 (weich) f\u00fcr GaAs und Shore A 25-45 (ultra-weich) f\u00fcr InP. Diese weichen Spezifikationen sind niedriger als bei allen Silizium-Polieranwendungen, da das prim\u00e4re Designziel die Vermeidung von Spannungskonzentrationen und nicht die Optimierung der Druckgleichm\u00e4\u00dfigkeit ist. Ein mittelhartes Pad (Shore A 60-70, korrekt f\u00fcr Silizium) \u00fcbertr\u00e4gt den ungleichm\u00e4\u00dfigen Druck des Tr\u00e4gerkopfes auf die Waferkante in einer Gr\u00f6\u00dfenordnung, die ausreicht, um bei Standardprozessdr\u00fccken Spaltbr\u00fcche in GaAs zu verursachen. F\u00fcr InP, das eine noch geringere Bruchz\u00e4higkeit aufweist, ist ein noch weicheres Pad erforderlich.<\/div>\n  <\/div>\n\n  <div class=\"faq-item\">\n    <div class=\"faq-q\">Welche Slurry-Chemie wird f\u00fcr das GaAs-Polieren verwendet und wie wirkt sie sich auf das Vorlagenmaterial aus?<\/div>\n    <div class=\"faq-a\">Beim Polieren von GaAs werden bromhaltige Aufschl\u00e4mmungen - Brom-Methanol (0,05-0,5% Br\u2082 in Methanol) oder Natriumhypobromit - bei pH 4-7 verwendet. Brom ist ein starkes Oxidationsmittel, das das Epoxidharz in FR-4-Tr\u00e4gerplatten innerhalb von 20-30 Polierzyklen angreift und zu Oberfl\u00e4chenverschlechterung und Delaminierung f\u00fchrt. G-10 bietet eine geringf\u00fcgige Verbesserung. CXT-Tr\u00e4gerplattenmaterial mit seiner inerten nahtlosen Matrix ist die empfohlene Wahl f\u00fcr das GaAs-Produktionspolieren bei einer Zykluszahl von \u00fcber 30.<\/div>\n  <\/div>\n\n  <div class=\"faq-item\">\n    <div class=\"faq-q\">K\u00f6nnen beim Polieren von Saphirwafern Standard-FR-4-Polierschablonen verwendet werden?<\/div>\n    <div class=\"faq-a\">Nur f\u00fcr alkalische Endpolierschl\u00e4mme (pH 8-12, kolloidale Kiesels\u00e4ure). F\u00fcr die sauren Diamantsuspensionen (pH 3-6), die beim Grob- und Zwischenpolieren von Saphiren verwendet werden, ist FR-4 chemisch inkompatibel. G-10 ist f\u00fcr m\u00e4\u00dfige Zykluszahlen bei einem pH-Wert von 5-6 akzeptabel, aber die CXT-Qualit\u00e4t wird f\u00fcr Produktionszyklen von \u00fcber 50 mit saurem Schlamm empfohlen. Die hohe H\u00e4rte von Saphir erfordert auch h\u00e4rtere St\u00fctzteller (Shore A 60-75) als die Standardteller-Spezifikation der FR-4-Schablone, so dass unabh\u00e4ngig von der Wahl des Tr\u00e4gerplattenmaterials eine substratspezifische Schablonenspezifikation erforderlich ist.<\/div>\n  <\/div>\n\n  <div class=\"faq-item\">\n    <div class=\"faq-q\">Was ist die Arbeitslochkantenabschr\u00e4gung und warum ist sie f\u00fcr III-V-Substrate wichtig?<\/div>\n    <div class=\"faq-a\">Eine Arbeitslochkantenabschr\u00e4gung ist eine kleine (0,1-0,2 mm) 45\u00b0-Schr\u00e4ge, die an der Oberkante der Arbeitsloch\u00f6ffnung angebracht ist. Ohne diese Fase hat die Arbeitsloch\u00f6ffnung eine scharfe Ecke, die zum Hauptkontaktpunkt wird, wenn der Wafer beim Laden in die Kavit\u00e4t abgesenkt wird. Bei GaAs und InP konzentriert dieser Kontakt mit der scharfen Ecke die Platzierungskraft auf einen kleinen Bereich der Waferkante, wodurch die lokale Bruchz\u00e4higkeitsschwelle \u00fcberschritten werden kann. Die Fase verteilt diese Kontaktkraft \u00fcber einen gr\u00f6\u00dferen Bereich, wodurch die Spitzenspannung unter den Schwellenwert f\u00fcr die Bruchausl\u00f6sung sinkt. Sie ist ein Standardmerkmal der Jizhi-Verbindungshalbleiterschablonen.<\/div>\n  <\/div>\n\n  <!-- CTA -->\n  <div class=\"cta-banner\">\n    <h2>Erhalten Sie ein Angebot f\u00fcr Ihre Polierschablonen f\u00fcr Verbindungshalbleiter<\/h2>\n    <p>Nennen Sie uns Ihren Substrattyp (GaAs \/ InP \/ Saphir), den Waferdurchmesser, die Slurry-Chemie und den Prozessdruck - unser Ingenieurteam wird die richtige Vorlagenspezifikation konfigurieren und innerhalb von 48 Stunden ein Angebot erstellen.<\/p>\n    <a href=\"https:\/\/jeez-semicon.com\/de\/contact\/\" class=\"cta-btn\" target=\"_blank\">\n      Kontaktieren Sie uns f\u00fcr ein Angebot \u2192\n    <\/a>\n  <\/div>\n\n  <a href=\"https:\/\/jeez-semicon.com\/de\/blog\/Polishing-Templates-for-Semiconductor-Silicon-Wafer-Processing\/\" target=\"_blank\" class=\"back-to-pillar\">\n    Zur\u00fcck zu Poliervorlagen: Vollst\u00e4ndiger Leitfaden\n  <\/a>\n\n<\/div>\n<\/body>\n<\/html>","protected":false},"excerpt":{"rendered":"<p>Compound Semiconductor Substrates III-V compound semiconductors and sapphire demand polishing templates that silicon engineers rarely encounter: softer pads to protect fracture-prone crystals, chemically resistant carrier plates for bromine and acid  &#8230;<\/p>","protected":false},"author":1,"featured_media":1689,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[9,59],"tags":[],"class_list":["post-1661","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-blog","category-industry"],"acf":[],"_links":{"self":[{"href":"https:\/\/jeez-semicon.com\/de\/wp-json\/wp\/v2\/posts\/1661","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/jeez-semicon.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/jeez-semicon.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/jeez-semicon.com\/de\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/jeez-semicon.com\/de\/wp-json\/wp\/v2\/comments?post=1661"}],"version-history":[{"count":2,"href":"https:\/\/jeez-semicon.com\/de\/wp-json\/wp\/v2\/posts\/1661\/revisions"}],"predecessor-version":[{"id":1663,"href":"https:\/\/jeez-semicon.com\/de\/wp-json\/wp\/v2\/posts\/1661\/revisions\/1663"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/jeez-semicon.com\/de\/wp-json\/wp\/v2\/media\/1689"}],"wp:attachment":[{"href":"https:\/\/jeez-semicon.com\/de\/wp-json\/wp\/v2\/media?parent=1661"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/jeez-semicon.com\/de\/wp-json\/wp\/v2\/categories?post=1661"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/jeez-semicon.com\/de\/wp-json\/wp\/v2\/tags?post=1661"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}