{"id":1646,"date":"2026-03-13T09:16:10","date_gmt":"2026-03-13T01:16:10","guid":{"rendered":"https:\/\/jeez-semicon.com\/?p=1646"},"modified":"2026-03-13T09:53:19","modified_gmt":"2026-03-13T01:53:19","slug":"waxless-polishing-templates-vs-wax-mounting-cost-quality-process-comparison","status":"publish","type":"post","link":"https:\/\/jeez-semicon.com\/fr\/blog\/waxless-polishing-templates-vs-wax-mounting-cost-quality-process-comparison\/","title":{"rendered":"Gabarits de polissage sans cire vs. montage \u00e0 la cire : Comparaison du co\u00fbt, de la qualit\u00e9 et du processus"},"content":{"rendered":"<!DOCTYPE html>\n<html lang=\"en\">\n<head>\n<meta charset=\"UTF-8\" \/>\n<meta name=\"viewport\" content=\"width=device-width, initial-scale=1.0\" \/>\n\n<!-- \u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\n     SEO META TAGS\n     \u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550 -->\n<meta name=\"description\" content=\"Detailed comparison of waxless polishing templates vs. traditional wax mounting for semiconductor wafer polishing. Covers process flow, TTV impact, contamination risk, cost-per-wafer, and substrate compatibility.\" \/>\n<meta name=\"keywords\" content=\"waxless polishing templates, wax mounting wafer polishing, waxless vs wax polishing, wax mount silicon wafer, wafer polishing wax free, semiconductor polishing template waxless, dewax wafer polishing, waxless wafer mounting\" \/>\n<link rel=\"canonical\" href=\"https:\/\/jeez-semicon.com\/blog\/Waxless-Polishing-Templates-vs-Wax-Mounting-Cost-Quality-Process-Comparison\" \/>\n\n<!-- Open Graph -->\n<meta property=\"og:title\" content=\"Waxless Polishing Templates vs. Wax Mounting: Cost, Quality &#038; Process Comparison\" \/>\n<meta property=\"og:description\" content=\"Why has the semiconductor industry shifted overwhelmingly to waxless polishing templates? A rigorous technical and economic comparison for process engineers and fab managers.\" \/>\n<meta property=\"og:type\" content=\"article\" \/>\n<meta property=\"og:url\" content=\"https:\/\/jeez-semicon.com\/blog\/Waxless-Polishing-Templates-vs-Wax-Mounting-Cost-Quality-Process-Comparison\" \/>\n\n<!-- Schema -->\n<script type=\"application\/ld+json\">\n{\n  \"@context\": \"https:\/\/schema.org\",\n  \"@graph\": [\n    {\n      \"@type\": \"Article\",\n      \"headline\": \"Waxless Polishing Templates vs. Wax Mounting: Cost, Quality & Process Comparison\",\n      \"description\": \"Comprehensive technical and economic comparison of waxless polishing template technology versus traditional wax mounting in semiconductor wafer single-side polishing, covering process flow, TTV performance, contamination risk, and total cost of ownership.\",\n      \"author\": {\n        \"@type\": \"Organization\",\n        \"name\": \"Jizhi Electronic Technology Co., Ltd.\",\n        \"url\": \"https:\/\/jeez-semicon.com\"\n      },\n      \"publisher\": {\n        \"@type\": \"Organization\",\n        \"name\": \"Jizhi Electronic Technology Co., Ltd.\",\n        \"url\": \"https:\/\/jeez-semicon.com\"\n      },\n      \"mainEntityOfPage\": {\n        \"@type\": \"WebPage\",\n        \"@id\": \"https:\/\/jeez-semicon.com\/blog\/Waxless-Polishing-Templates-vs-Wax-Mounting-Cost-Quality-Process-Comparison\"\n      }\n    },\n    {\n      \"@type\": \"FAQPage\",\n      \"mainEntity\": [\n        {\n          \"@type\": \"Question\",\n          \"name\": \"What is a waxless polishing template?\",\n          \"acceptedAnswer\": {\n            \"@type\": \"Answer\",\n            \"text\": \"A waxless polishing template is a precision polishing fixture consisting of a rigid carrier plate (FR-4, G-10, or CXT fiberglass) bonded to a porous backing pad. When the pad is wetted with deionized water before wafer loading, capillary adhesion holds the wafer firmly against the pad throughout polishing \u2014 eliminating the need for wax bonding and the associated heating, dewaxing, and chemical cleaning steps required by traditional wax mount processes.\"\n          }\n        },\n        {\n          \"@type\": \"Question\",\n          \"name\": \"Does waxless mounting affect wafer TTV compared to wax mounting?\",\n          \"acceptedAnswer\": {\n            \"@type\": \"Answer\",\n            \"text\": \"Waxless mounting consistently delivers equal or better TTV compared to wax mounting in controlled process comparisons. Wax mounting introduces a systematic TTV contribution from wax layer thickness non-uniformity \u2014 typically 0.3\u20131.5 \u00b5m depending on the wax application method and temperature control. Waxless templates eliminate this contribution entirely, with TTV determined solely by the template geometry and backing pad uniformity.\"\n          }\n        },\n        {\n          \"@type\": \"Question\",\n          \"name\": \"Can waxless polishing templates be used for thin wafers?\",\n          \"acceptedAnswer\": {\n            \"@type\": \"Answer\",\n            \"text\": \"Yes \u2014 waxless templates are particularly well-suited to thin wafer polishing (final thickness below 300 \u00b5m). Wax mounting requires heating the wafer to 60\u201390\u00b0C for wax application and again for thermal debonding, creating thermally-induced stress that is a known breakage risk for thin substrates. Waxless templates load and release at room temperature with no thermal cycle, significantly reducing breakage risk for thin and fragile wafers.\"\n          }\n        },\n        {\n          \"@type\": \"Question\",\n          \"name\": \"What is the main disadvantage of waxless polishing templates?\",\n          \"acceptedAnswer\": {\n            \"@type\": \"Answer\",\n            \"text\": \"The primary limitation of waxless polishing templates is that the backing pad is a wear component with a finite cycle life \u2014 typically 50\u2013200 polishing cycles depending on substrate hardness and process pressure. The template must be replaced when backing pad thickness falls below the minimum specification, adding a recurring consumable cost. However, this cost is consistently lower than the total cost of the wax, dewax chemicals, dedicated equipment, and labor required by the equivalent wax mount process.\"\n          }\n        }\n      ]\n    }\n  ]\n}\n<\/script>\n\n<style>\n  @import url('https:\/\/fonts.googleapis.com\/css2?family=DM+Serif+Display:ital@0;1&family=DM+Sans:opsz,wght@9..40,300;9..40,400;9..40,500;9..40,600&family=JetBrains+Mono:wght@400;500&display=swap');\n\n  :root {\n    --navy:      #0a1628;\n    --navy-mid:  #112240;\n    --blue:      #1a56db;\n    --blue-lite: #3b82f6;\n    --cyan:      #06b6d4;\n    --slate:     #334155;\n    --muted:     #64748b;\n    --border:    #e2e8f0;\n    --bg:        #f8fafc;\n    --white:     #ffffff;\n    --accent:    #f59e0b;\n    --green:     #10b981;\n    --teal:      #0f766e;\n    --red:       #ef4444;\n    --purple:    #7c3aed;\n    --radius:    10px;\n    --shadow:    0 4px 24px rgba(10,22,40,.08);\n    --shadow-lg: 0 12px 48px rgba(10,22,40,.14);\n  }\n\n  *, *::before, *::after { box-sizing: border-box; margin: 0; padding: 0; }\n  body {\n    font-family: 'DM Sans', sans-serif;\n    font-size: 16px; line-height: 1.75;\n    color: var(--slate); background: var(--white);\n    -webkit-font-smoothing: antialiased;\n  }\n  .page-wrap { max-width: 880px; margin: 0 auto; padding: 0 24px 80px; }\n\n  \/* \u2500\u2500 Hero \u2500\u2500 *\/\n  .hero {\n    background: linear-gradient(135deg, #08192e 0%, #0f2342 50%, #1a3358 100%);\n    color: var(--white);\n    padding: 72px 24px 64px;\n    text-align: center; position: relative; overflow: hidden;\n  }\n  .hero::before {\n    content: ''; position: absolute; inset: 0;\n    background:\n      radial-gradient(ellipse at 25% 75%, rgba(6,182,212,.09) 0%, transparent 45%),\n      radial-gradient(ellipse at 80% 20%, rgba(124,58,237,.08) 0%, transparent 45%);\n    pointer-events: none;\n  }\n  .hero-eyebrow {\n    display: inline-block;\n    font-family: 'JetBrains Mono', monospace;\n    font-size: 11px; font-weight: 500;\n    letter-spacing: .14em; text-transform: uppercase;\n    color: var(--cyan); background: rgba(6,182,212,.12);\n    border: 1px solid rgba(6,182,212,.3);\n    border-radius: 4px; padding: 4px 12px; margin-bottom: 20px;\n  }\n  .hero h1 {\n    font-family: 'DM Serif Display', serif;\n    font-size: clamp(26px, 4.5vw, 44px); line-height: 1.15;\n    color: var(--white); max-width: 780px; margin: 0 auto 20px;\n  }\n  .hero-sub {\n    font-size: 17px; color: rgba(255,255,255,.72);\n    max-width: 620px; margin: 0 auto 32px; font-weight: 300;\n  }\n  .hero-meta {\n    font-family: 'JetBrains Mono', monospace;\n    font-size: 11px; color: rgba(255,255,255,.4); letter-spacing: .08em;\n  }\n  .hero-meta span { margin: 0 10px; }\n\n  \/* \u2500\u2500 Breadcrumb \u2500\u2500 *\/\n  .breadcrumb { padding: 14px 0; font-size: 13px; color: var(--muted); }\n  .breadcrumb a { color: var(--blue); text-decoration: none; }\n  .breadcrumb a:hover { text-decoration: underline; }\n  .breadcrumb span { margin: 0 6px; color: var(--border); }\n\n  \/* \u2500\u2500 TOC \u2500\u2500 *\/\n  .toc-box {\n    background: var(--bg); border: 1px solid var(--border);\n    border-left: 4px solid var(--blue); border-radius: var(--radius);\n    padding: 28px 32px; margin: 32px 0 40px;\n  }\n  .toc-box h2 {\n    font-family: 'DM Sans', sans-serif;\n    font-size: 13px; font-weight: 600;\n    letter-spacing: .1em; text-transform: uppercase;\n    color: var(--blue); margin-bottom: 16px;\n  }\n  .toc-list { list-style: none; counter-reset: toc-item; column-count: 2; column-gap: 24px; }\n  @media (max-width: 580px) { .toc-list { column-count: 1; } }\n  .toc-list li { margin-bottom: 8px; break-inside: avoid; }\n  .toc-list a {\n    color: var(--slate); text-decoration: none; font-size: 14px;\n    display: flex; align-items: flex-start; gap: 8px; transition: color .2s;\n  }\n  .toc-list a::before {\n    content: counter(toc-item); counter-increment: toc-item;\n    font-family: 'JetBrains Mono', monospace;\n    font-size: 11px; color: var(--blue-lite);\n    min-width: 18px; margin-top: 2px; flex-shrink: 0;\n  }\n  .toc-list a:hover { color: var(--blue); }\n\n  \/* \u2500\u2500 Typography \u2500\u2500 *\/\n  h2 {\n    font-family: 'DM Serif Display', serif;\n    font-size: clamp(22px, 3.5vw, 30px); color: var(--navy);\n    margin: 56px 0 18px; line-height: 1.25; scroll-margin-top: 24px;\n  }\n  h3 {\n    font-family: 'DM Sans', sans-serif;\n    font-size: 19px; font-weight: 600; color: var(--navy-mid);\n    margin: 36px 0 14px; scroll-margin-top: 24px;\n  }\n  h4 { font-size: 16px; font-weight: 600; color: var(--slate); margin: 24px 0 10px; }\n  p { margin-bottom: 18px; }\n  a { color: var(--blue); text-decoration: underline; text-underline-offset: 3px; text-decoration-thickness: 1px; }\n  a:hover { color: var(--blue-lite); }\n  strong { font-weight: 600; color: var(--navy-mid); }\n  ul, ol { padding-left: 24px; margin-bottom: 18px; }\n  ul li, ol li { margin-bottom: 8px; }\n  hr.divider { border: none; border-top: 1px solid var(--border); margin: 48px 0 0; }\n\n  \/* \u2500\u2500 Callouts \u2500\u2500 *\/\n  .callout {\n    border-radius: var(--radius); padding: 20px 24px;\n    margin: 28px 0; display: flex; gap: 14px; align-items: flex-start;\n  }\n  .callout-icon { font-size: 20px; flex-shrink: 0; margin-top: 1px; }\n  .callout-body { font-size: 15px; line-height: 1.65; }\n  .callout-body strong { display: block; font-size: 13px; letter-spacing: .05em; text-transform: uppercase; margin-bottom: 4px; }\n  .callout.info    { background: #eff6ff; border-left: 4px solid var(--blue); }\n  .callout.tip     { background: #f0fdf4; border-left: 4px solid var(--green); }\n  .callout.warning { background: #fffbeb; border-left: 4px solid var(--accent); }\n  .callout.danger  { background: #fef2f2; border-left: 4px solid var(--red); }\n\n  \/* \u2500\u2500 Tables \u2500\u2500 *\/\n  .table-wrap { overflow-x: auto; margin: 28px 0; border-radius: var(--radius); box-shadow: var(--shadow); }\n  table { width: 100%; border-collapse: collapse; font-size: 14.5px; }\n  thead { background: var(--navy); color: var(--white); }\n  thead th { padding: 14px 16px; text-align: left; font-weight: 500; font-size: 13px; letter-spacing: .04em; }\n  tbody tr { border-bottom: 1px solid var(--border); transition: background .15s; }\n  tbody tr:hover { background: var(--bg); }\n  tbody td { padding: 13px 16px; vertical-align: top; }\n  tbody tr:last-child { border-bottom: none; }\n  tbody tr.row-green td { background: #f0fdf4; }\n  tbody tr.row-amber td { background: #fffbeb; }\n  tbody tr.row-red   td { background: #fef2f2; }\n\n  .badge {\n    display: inline-block; padding: 2px 8px; border-radius: 4px;\n    font-size: 11.5px; font-weight: 600; letter-spacing: .04em; text-transform: uppercase;\n  }\n  .badge-green  { background: #d1fae5; color: #065f46; }\n  .badge-blue   { background: #dbeafe; color: #1e40af; }\n  .badge-amber  { background: #fef3c7; color: #92400e; }\n  .badge-red    { background: #fee2e2; color: #991b1b; }\n  .badge-slate  { background: #f1f5f9; color: #475569; }\n\n  \/* \u2500\u2500 Process flow \u2500\u2500 *\/\n  .process-flow {\n    display: grid;\n    grid-template-columns: 1fr 1fr;\n    gap: 24px;\n    margin: 32px 0;\n  }\n  @media (max-width: 620px) { .process-flow { grid-template-columns: 1fr; } }\n\n  .flow-col {}\n  .flow-col-head {\n    padding: 14px 20px;\n    font-weight: 600; font-size: 14px;\n    color: var(--white);\n    border-radius: var(--radius) var(--radius) 0 0;\n    display: flex; align-items: center; gap: 8px;\n  }\n  .flow-col-head.wax     { background: #4b5563; }\n  .flow-col-head.waxless { background: var(--teal); }\n\n  .flow-steps { border: 1px solid var(--border); border-top: none; border-radius: 0 0 var(--radius) var(--radius); overflow: hidden; }\n  .flow-step {\n    display: flex; align-items: flex-start; gap: 12px;\n    padding: 12px 16px; border-bottom: 1px solid var(--border);\n    font-size: 14px;\n  }\n  .flow-step:last-child { border-bottom: none; }\n  .flow-step-num {\n    font-family: 'JetBrains Mono', monospace;\n    font-size: 11px; font-weight: 600;\n    min-width: 22px; height: 22px;\n    border-radius: 50%;\n    display: flex; align-items: center; justify-content: center;\n    flex-shrink: 0; margin-top: 1px;\n    color: var(--white);\n  }\n  .flow-step-num.wax-n     { background: #6b7280; }\n  .flow-step-num.waxless-n { background: var(--teal); }\n  .flow-step-body {}\n  .flow-step-body strong { display: block; font-size: 13.5px; color: var(--navy-mid); margin-bottom: 2px; }\n  .flow-step-body span { font-size: 12.5px; color: var(--muted); }\n  .flow-step.eliminated {\n    background: #fef2f2;\n    text-decoration: line-through;\n    opacity: .6;\n  }\n  .flow-step.eliminated .flow-step-num { background: #dc2626; }\n  .flow-eliminated-label {\n    font-size: 11px; font-family: 'JetBrains Mono', monospace;\n    font-weight: 600; letter-spacing: .08em; text-transform: uppercase;\n    color: #dc2626; background: #fee2e2; border: 1px solid #fca5a5;\n    border-radius: 4px; padding: 2px 7px; margin-left: auto; flex-shrink: 0;\n  }\n\n  \/* \u2500\u2500 Cost breakdown \u2500\u2500 *\/\n  .cost-grid {\n    display: grid;\n    grid-template-columns: 1fr 1fr;\n    gap: 20px;\n    margin: 28px 0;\n  }\n  @media (max-width: 580px) { .cost-grid { grid-template-columns: 1fr; } }\n  .cost-card {\n    border-radius: var(--radius);\n    overflow: hidden;\n    border: 1px solid var(--border);\n    box-shadow: var(--shadow);\n  }\n  .cost-card-head {\n    padding: 14px 20px;\n    font-weight: 600; font-size: 14px; color: var(--white);\n  }\n  .cost-card-head.wax     { background: #4b5563; }\n  .cost-card-head.waxless { background: var(--teal); }\n  .cost-card-body { padding: 0; }\n  .cost-row {\n    display: flex; justify-content: space-between; align-items: center;\n    padding: 11px 18px; border-bottom: 1px solid var(--border);\n    font-size: 14px;\n  }\n  .cost-row:last-child { border-bottom: none; }\n  .cost-row .cost-label { color: var(--slate); }\n  .cost-row .cost-val {\n    font-family: 'JetBrains Mono', monospace;\n    font-size: 13px; font-weight: 500;\n  }\n  .cost-val.high   { color: #dc2626; }\n  .cost-val.mid    { color: var(--accent); }\n  .cost-val.low    { color: var(--teal); }\n  .cost-val.zero   { color: var(--green); font-weight: 700; }\n  .cost-row.total {\n    background: var(--bg);\n    font-weight: 600;\n  }\n\n  \/* \u2500\u2500 Verdict banner \u2500\u2500 *\/\n  .verdict {\n    border: 2px solid var(--green);\n    background: #f0fdf4;\n    border-radius: var(--radius);\n    padding: 22px 28px; margin: 32px 0;\n  }\n  .verdict-label {\n    font-family: 'JetBrains Mono', monospace;\n    font-size: 11px; font-weight: 600;\n    letter-spacing: .1em; text-transform: uppercase;\n    color: var(--teal); margin-bottom: 10px;\n  }\n  .verdict p { font-size: 15px; margin: 0; line-height: 1.7; }\n  .verdict strong { color: var(--navy); }\n\n  \/* \u2500\u2500 Substrate compatibility grid \u2500\u2500 *\/\n  .substrate-grid {\n    display: grid;\n    grid-template-columns: repeat(auto-fill, minmax(200px, 1fr));\n    gap: 14px; margin: 28px 0;\n  }\n  .substrate-card {\n    border: 1px solid var(--border); border-radius: var(--radius);\n    padding: 16px 18px; background: var(--bg);\n  }\n  .substrate-card h4 { font-size: 14px; color: var(--navy); margin: 0 0 8px; }\n  .substrate-card .compat {\n    font-size: 12px; font-family: 'JetBrains Mono', monospace;\n    font-weight: 600; letter-spacing: .06em; text-transform: uppercase;\n    padding: 3px 8px; border-radius: 4px; display: inline-block; margin-bottom: 8px;\n  }\n  .compat-yes       { background: #d1fae5; color: #065f46; }\n  .compat-preferred { background: #dbeafe; color: #1e40af; }\n  .compat-caution   { background: #fef3c7; color: #92400e; }\n  .substrate-card p { font-size: 13px; color: var(--muted); margin: 0; line-height: 1.55; }\n\n  \/* \u2500\u2500 Inline link pill \u2500\u2500 *\/\n  .text-link-pill {\n    display: inline-flex; align-items: center; gap: 5px;\n    background: #eff6ff; border: 1px solid #bfdbfe;\n    color: var(--blue); text-decoration: none;\n    font-size: 14px; font-weight: 500;\n    padding: 3px 10px; border-radius: 20px;\n    transition: background .15s; white-space: nowrap;\n  }\n  .text-link-pill:hover { background: #dbeafe; color: var(--navy); }\n  .text-link-pill::after { content: '\u2197'; font-size: 10px; }\n\n  \/* \u2500\u2500 Related articles \u2500\u2500 *\/\n  .related-box {\n    background: linear-gradient(135deg, var(--navy) 0%, var(--navy-mid) 100%);\n    border-radius: var(--radius); padding: 28px 32px; margin: 44px 0; color: var(--white);\n  }\n  .related-box h3 {\n    font-family: 'DM Sans', sans-serif; font-size: 13px; font-weight: 600;\n    letter-spacing: .1em; text-transform: uppercase; color: var(--cyan); margin: 0 0 14px;\n  }\n  .related-box p { color: rgba(255,255,255,.65); font-size: 14px; margin-bottom: 16px; }\n  .related-links { display: flex; flex-wrap: wrap; gap: 10px; }\n  .related-links a {\n    display: inline-flex; align-items: center; gap: 6px;\n    background: rgba(255,255,255,.08); border: 1px solid rgba(255,255,255,.15);\n    color: rgba(255,255,255,.9); text-decoration: none;\n    font-size: 13px; font-weight: 500; padding: 8px 14px; border-radius: 6px;\n    transition: background .2s, border-color .2s;\n  }\n  .related-links a:hover { background: rgba(255,255,255,.16); border-color: rgba(255,255,255,.35); color: #fff; }\n  .related-links a::before { content: '\u2197'; font-size: 11px; color: var(--cyan); }\n\n  \/* \u2500\u2500 FAQ \u2500\u2500 *\/\n  .faq-item { border-bottom: 1px solid var(--border); padding: 20px 0; }\n  .faq-item:last-child { border-bottom: none; }\n  .faq-q {\n    font-weight: 600; color: var(--navy-mid); font-size: 16px;\n    margin-bottom: 10px; display: flex; gap: 10px; align-items: flex-start;\n  }\n  .faq-q::before {\n    content: 'Q'; font-family: 'JetBrains Mono', monospace; font-size: 12px;\n    color: var(--white); background: var(--blue); border-radius: 4px;\n    padding: 2px 6px; flex-shrink: 0; margin-top: 1px;\n  }\n  .faq-a { font-size: 15px; color: var(--slate); padding-left: 32px; }\n\n  \/* \u2500\u2500 CTA \u2500\u2500 *\/\n  .cta-banner {\n    background: linear-gradient(135deg, #1e3a5f 0%, var(--navy) 100%);\n    border-radius: var(--radius); padding: 44px 40px;\n    text-align: center; color: var(--white); margin: 56px 0 0;\n    box-shadow: var(--shadow-lg); position: relative; overflow: hidden;\n  }\n  .cta-banner::before {\n    content: ''; position: absolute; inset: 0;\n    background: radial-gradient(ellipse at 70% 50%, rgba(6,182,212,.12) 0%, transparent 60%);\n    pointer-events: none;\n  }\n  .cta-banner h2 {\n    font-family: 'DM Serif Display', serif;\n    font-size: clamp(22px, 3.5vw, 30px); color: var(--white); margin: 0 0 12px;\n  }\n  .cta-banner p { color: rgba(255,255,255,.72); font-size: 16px; max-width: 520px; margin: 0 auto 28px; }\n  .cta-btn {\n    display: inline-flex; align-items: center; gap: 8px;\n    background: var(--cyan); color: var(--navy); text-decoration: none;\n    font-weight: 600; font-size: 15px; padding: 14px 32px; border-radius: 8px;\n    transition: opacity .2s, transform .15s;\n  }\n  .cta-btn:hover { opacity: .9; transform: translateY(-1px); color: var(--navy); }\n\n  \/* \u2500\u2500 Back to pillar \u2500\u2500 *\/\n  .back-to-pillar {\n    display: inline-flex; align-items: center; gap: 8px;\n    background: var(--bg); border: 1px solid var(--border);\n    color: var(--slate); text-decoration: none;\n    font-size: 13.5px; font-weight: 500; padding: 10px 18px; border-radius: 8px;\n    margin: 40px 0 0; transition: border-color .2s, color .2s;\n  }\n  .back-to-pillar::before { content: '\u2190'; color: var(--blue); }\n  .back-to-pillar:hover { border-color: var(--blue); color: var(--blue); }\n<\/style>\n<\/head>\n<body>\n\n<!-- \u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550 HERO \u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550\u2550 -->\n<div class=\"hero\">\n  <div class=\"hero-eyebrow\">Comparaison des technologies de traitement<\/div>\n  <p class=\"hero-sub\">Deux approches fondamentalement diff\u00e9rentes pour maintenir une plaquette de silicium pendant le polissage sur une seule face. L'une a \u00e9t\u00e9 la norme industrielle pendant des d\u00e9cennies. L'autre l'a largement remplac\u00e9e, et ce pour de bonnes raisons.<\/p>\n  <p class=\"hero-meta\">\n    <span>Par Jizhi Electronic Technology Co.<\/span>\n    <span>\u00b7<\/span>\n    <span>Sp\u00e9cialistes du polissage des semi-conducteurs<\/span>\n    <span>\u00b7<\/span>\n    <span>13 minutes de lecture<\/span>\n  <\/p>\n<\/div>\n\n<div class=\"page-wrap\">\n\n  <!-- Breadcrumb -->\n  <nav class=\"breadcrumb\" aria-label=\"Fil d&#039;Ariane\">\n    <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/Polishing-Templates-for-Semiconductor-Silicon-Wafer-Processing\/\" target=\"_blank\">\u2190 Mod\u00e8les de polissage : Guide complet<\/a>\n    <span>\/<\/span>\n    Montage avec ou sans cire\n  <\/nav>\n\n  <!-- TOC -->\n  <nav class=\"toc-box\" aria-label=\"Table des mati\u00e8res\">\n    <h2>Table des mati\u00e8res<\/h2>\n    <ol class=\"toc-list\">\n      <li><a href=\"#background\">Les origines du montage \u00e0 la cire<\/a><\/li>\n      <li><a href=\"#how-wax-works\">Comment fonctionne le montage \u00e0 la cire<\/a><\/li>\n      <li><a href=\"#problems-wax\">Les probl\u00e8mes pos\u00e9s par le montage de la cire<\/a><\/li>\n      <li><a href=\"#how-waxless-works\">Fonctionnement des gabarits sans cire<\/a><\/li>\n      <li><a href=\"#process-flow\">Comparaison des flux de processus c\u00f4te \u00e0 c\u00f4te<\/a><\/li>\n      <li><a href=\"#ttv\">Comparaison du TTV et de la qualit\u00e9 de surface<\/a><\/li>\n      <li><a href=\"#contamination\">Contamination et impact sur les salles blanches<\/a><\/li>\n      <li><a href=\"#thin-wafer\">Manipulation de plaquettes minces et de substrats fragiles<\/a><\/li>\n      <li><a href=\"#cost\">Analyse du co\u00fbt total de possession<\/a><\/li>\n      <li><a href=\"#substrates\">Aper\u00e7u de la compatibilit\u00e9 des substrats<\/a><\/li>\n      <li><a href=\"#when-wax\">Quand le montage \u00e0 la cire est encore utilis\u00e9<\/a><\/li>\n      <li><a href=\"#faq\">Questions fr\u00e9quemment pos\u00e9es<\/a><\/li>\n    <\/ol>\n  <\/nav>\n\n  <!-- \u2550\u2550\u2550 SECTION 1 \u2550\u2550\u2550 -->\n  <h2 id=\"background\">Les origines de l'enrobage \u00e0 la cire dans le polissage des plaquettes de silicium<\/h2>\n\n  <p>Le montage \u00e0 la cire fait partie du polissage des plaquettes de semi-conducteurs depuis les premi\u00e8res productions commerciales de plaquettes de silicium dans les ann\u00e9es 1960. La logique \u00e9tait simple : pour polir une face d'une plaquette \u00e0 plat, il faut fixer l'autre face \u00e0 une surface de r\u00e9f\u00e9rence rigide et plate. La cire constituait un adh\u00e9sif simple et peu co\u00fbteux qui pouvait lier la face arri\u00e8re de la plaquette \u00e0 un bloc de polissage \u00e0 une temp\u00e9rature mod\u00e9r\u00e9e, la maintenir rigidement pendant le polissage et la d\u00e9tacher par une \u00e9tape de d\u00e9collement thermique ou par solvant contr\u00f4l\u00e9e.<\/p>\n\n  <p>Pendant des d\u00e9cennies, l'enrobage \u00e0 la cire a bien fonctionn\u00e9. Les sp\u00e9cifications des plaquettes de l'industrie des semi-conducteurs \u00e9taient moins exigeantes, les m\u00e9thodes de contr\u00f4le des processus \u00e9taient moins sophistiqu\u00e9es et les co\u00fbts cach\u00e9s du cycle de la cire - l'\u00e9quipement de cirage d\u00e9di\u00e9, la station de d\u00e9paraffinage au solvant, les \u00e9tapes de nettoyage, le stress thermique sur la plaquette - \u00e9taient simplement absorb\u00e9s comme le co\u00fbt de l'activit\u00e9. Personne ne les remettait en question parce qu'il n'y avait pas d'alternative.<\/p>\n\n  <p>L'alternative est apparue sous la forme d'un gabarit de polissage sans cire : un dispositif qui utilise l'adh\u00e9sion capillaire plut\u00f4t que la liaison chimique pour maintenir la plaquette, ce qui rend le cycle complet de la cire inutile. Comprendre <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/Polishing-Templates-for-Semiconductor-Silicon-Wafer-Processing\/\" target=\"_blank\" class=\"text-link-pill\">fonctionnement des gabarits de polissage<\/a> \u00e0 un niveau fondamental montre clairement pourquoi la r\u00e9tention capillaire est \u00e0 la fois m\u00e9caniquement saine et sup\u00e9rieure au processus de collage \u00e0 la cire pour la grande majorit\u00e9 des applications de polissage des semi-conducteurs.<\/p>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 2 \u2550\u2550\u2550 -->\n  <h2 id=\"how-wax-works\">Comment fonctionne le montage \u00e0 la cire : Le proc\u00e9d\u00e9 traditionnel<\/h2>\n\n  <p>Dans une op\u00e9ration traditionnelle de polissage \u00e0 la cire, la fixation de la plaquette est un processus thermique en plusieurs \u00e9tapes qui se produit \u00e0 la fois avant et apr\u00e8s le polissage. La cire utilis\u00e9e est g\u00e9n\u00e9ralement une paraffine dure ou un compos\u00e9 de colophane modifi\u00e9 dont le point de ramollissement se situe entre 60 et 90 \u00b0C. Elle est choisie pour \u00eatre rigide dans des conditions de polissage \u00e0 temp\u00e9rature ambiante, tout en s'\u00e9coulant et en se lib\u00e9rant \u00e0 temp\u00e9rature \u00e9lev\u00e9e.<\/p>\n\n  <h3>La s\u00e9quence du montage en cire<\/h3>\n  <p>Avant le d\u00e9but du polissage, le bloc de polissage (une surface de r\u00e9f\u00e9rence plate en c\u00e9ramique ou en m\u00e9tal) est chauff\u00e9 \u00e0 une temp\u00e9rature sup\u00e9rieure au point de ramollissement de la cire, g\u00e9n\u00e9ralement entre 70 et 85 \u00b0C, sur une plaque chauffante \u00e0 temp\u00e9rature contr\u00f4l\u00e9e. Une quantit\u00e9 mesur\u00e9e de cire est appliqu\u00e9e sur la surface du bloc et on la laisse fondre en un film uniforme. La plaquette est plac\u00e9e dos vers le bas sur la cire fondue et press\u00e9e \u00e0 l'aide d'un poids calibr\u00e9 ou d'un dispositif pneumatique afin d'assurer un contact uniforme et une \u00e9paisseur de couche de cire d\u00e9finie. L'assemblage est ensuite refroidi \u00e0 temp\u00e9rature ambiante, pendant que la cire se solidifie et lie la plaquette au bloc. L'assemblage coll\u00e9 est charg\u00e9 dans la machine de polissage et la face avant est polie de la mani\u00e8re habituelle.<\/p>\n\n  <p>Apr\u00e8s le polissage, l'ensemble bloc et plaquette est r\u00e9chauff\u00e9 \u00e0 un niveau sup\u00e9rieur au point de ramollissement de la cire. La plaquette est doucement gliss\u00e9e ou soulev\u00e9e du bloc au fur et \u00e0 mesure que la cire fond. La plaquette est ensuite transf\u00e9r\u00e9e dans un bain de d\u00e9paraffinage au solvant - g\u00e9n\u00e9ralement de l'ac\u00e9tone, de l'IPA ou un solvant de d\u00e9paraffinage propri\u00e9taire - o\u00f9 la cire r\u00e9siduelle est dissoute de la face arri\u00e8re de la plaquette par agitation et chauffage. Un rin\u00e7age \u00e0 l'eau distill\u00e9e et un essorage compl\u00e8tent la s\u00e9quence de manipulation post-polissage avant que la plaquette n'entre dans une autre \u00e9tape du processus.<\/p>\n\n  <div class=\"callout warning\">\n    <span class=\"callout-icon\">\u26a0\ufe0f<\/span>\n    <div class=\"callout-body\">\n      <strong>L'\u00e9paisseur de la couche de cire : Le contributeur cach\u00e9 du TTV<\/strong>\n      L'uniformit\u00e9 de la couche de cire entre le dos de la plaquette et le bloc de polissage contribue directement au TTV de la plaquette. Une couche de cire plus \u00e9paisse de 1 \u00b5m au centre de la plaquette qu'au bord place le centre 1 \u00b5m plus pr\u00e8s du bloc de polissage, ce qui se traduit par un motif TTV \u00e0 \u00e9paisseur centrale d'une ampleur \u00e9quivalente. Les m\u00e9thodes manuelles d'application de la cire introduisent couramment des non-uniformit\u00e9s d'\u00e9paisseur de cire de 0,5 \u00e0 2,0 \u00b5m, ce qui constitue une limite importante du processus pour les applications de pointe dans le domaine du silicium.\n    <\/div>\n  <\/div>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 3 \u2550\u2550\u2550 -->\n  <h2 id=\"problems-wax\">Les probl\u00e8mes pos\u00e9s par le montage de la cire<\/h2>\n\n  <p>L'enrobage \u00e0 la cire fonctionne. Mais il fonctionne tout en cr\u00e9ant une cascade de probl\u00e8mes secondaires qui se r\u00e9percutent sur le d\u00e9roulement du processus, le niveau de qualit\u00e9 et la structure des co\u00fbts d'une op\u00e9ration de polissage. Ces probl\u00e8mes \u00e9taient tol\u00e9rables lorsqu'il n'y avait pas d'autre solution. Ils ne sont plus tol\u00e9rables lorsqu'il existe une meilleure solution.<\/p>\n\n  <h3>1. Contribution syst\u00e9matique de la TVT \u00e0 la non-uniformit\u00e9 de la couche de cire<\/h3>\n  <p>Comme indiqu\u00e9 ci-dessus, la variation de l'\u00e9paisseur de la couche de cire se r\u00e9percute directement sur le TTV de la plaquette finie. Il s'agit d'une limitation fondamentale et irr\u00e9ductible de l'approche du montage \u00e0 la cire - aucune optimisation du processus n'\u00e9limine totalement la variation de l'\u00e9paisseur de la couche de cire, car elle est introduite par une \u00e9tape d'application manuelle ou semi-manuelle qui pr\u00e9sente une variabilit\u00e9 inh\u00e9rente. Pour les plaquettes de silicium de qualit\u00e9 sup\u00e9rieure avec des sp\u00e9cifications de TTV de 1,0 \u00b5m ou plus, la non-uniformit\u00e9 de la couche de cire peut \u00e0 elle seule consommer la totalit\u00e9 du budget de TTV.<\/p>\n\n  <h3>2. Stress thermique et risque de rupture de la plaquette<\/h3>\n  <p>Chaque cycle de montage \u00e0 la cire expose la plaquette \u00e0 deux excursions thermiques : chauffage pour le collage (70-85\u00b0C) et chauffage pour le d\u00e9collage (70-85\u00b0C \u00e0 nouveau). Le silicium a un coefficient de dilatation thermique (CTE) d'environ 2,6 \u00d7 10-\u2076\/\u00b0C. Une plaquette de silicium de 300 mm \u00e0 80\u00b0C se dilate d'environ 62 \u00b5m de diam\u00e8tre par rapport \u00e0 la temp\u00e9rature ambiante. Cette expansion thermique, limit\u00e9e par la cire, cr\u00e9e une contrainte de compression dans le plan de la plaquette pendant le collage et une contrainte de traction pendant le refroidissement. Pour les plaquettes de silicium d'\u00e9paisseur standard (775 \u00b5m \u00e0 300 mm), cette contrainte se situe bien en de\u00e7\u00e0 de la limite de rupture. Pour les plaquettes minces de moins de 300 \u00b5m, il s'agit d'un risque de rupture av\u00e9r\u00e9 - un risque que le traitement sans cire \u00e9limine totalement.<\/p>\n\n  <h3>3. Contamination de la cire dans les \u00e9tapes du processus en aval<\/h3>\n  <p>Les compos\u00e9s de cire organique sont des contaminants persistants dans l'environnement des fabriques de semi-conducteurs. Un nettoyage incomplet de la cire laisse des r\u00e9sidus de cire sur la face arri\u00e8re de la plaquette qui d\u00e9gagent des gaz dans les fours de diffusion, cr\u00e9ent des d\u00e9fauts d'adh\u00e9rence dans la couche de r\u00e9sine photosensible et introduisent une contamination organique dans les chambres d'implantation d'ions. M\u00eame avec un processus de d\u00e9paraffinage enti\u00e8rement optimis\u00e9, il est difficile d'\u00e9liminer les traces de cire au niveau des parties par milliard sur la face arri\u00e8re des plaquettes. Il s'agit d'un risque de qualit\u00e9 qui n'existe pas avec le traitement sans cire.<\/p>\n\n  <h3>4. Co\u00fbt de l'\u00e9quipement, des produits chimiques et de la main-d'\u0153uvre<\/h3>\n  <p>Une infrastructure compl\u00e8te de montage \u00e0 la cire n\u00e9cessite : une station d'application de la cire \u00e0 temp\u00e9rature contr\u00f4l\u00e9e, un poids de collage ou une presse pneumatique, un bain de solvant de d\u00e9paraffinage avec chauffage et agitation, un syst\u00e8me de r\u00e9cup\u00e9ration ou d'\u00e9limination des solvants (les solvants de la cire sont g\u00e9n\u00e9ralement des produits organiques inflammables n\u00e9cessitant une manipulation de mati\u00e8res dangereuses), des stations de rin\u00e7age \u00e0 l'eau distill\u00e9e et du temps d'op\u00e9rateur d\u00e9di\u00e9 pour les \u00e9tapes de montage et de d\u00e9montage. Cette infrastructure a des co\u00fbts d'investissement et d'exploitation qui sont totalement absents d'une op\u00e9ration de polissage sans cire.<\/p>\n\n  <h3>5. P\u00e9nalit\u00e9 de d\u00e9bit<\/h3>\n  <p>Le cycle de montage \u00e0 la cire - chauffage, liaison, refroidissement, polissage, chauffage, d\u00e9collement, d\u00e9paraffinage, rin\u00e7age, s\u00e9chage - ajoute 30 \u00e0 60 minutes \u00e0 la dur\u00e9e totale du processus par lot de plaquettes par rapport au traitement sans cire, o\u00f9 le gabarit est simplement mouill\u00e9 et charg\u00e9. \u00c0 l'\u00e9chelle de la production, cette p\u00e9nalit\u00e9 de d\u00e9bit se traduit directement par une perte d'utilisation de la polisseuse et un co\u00fbt effectif plus \u00e9lev\u00e9 par plaquette polie.<\/p>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 4 \u2550\u2550\u2550 -->\n  <h2 id=\"how-waxless-works\">Fonctionnement des mod\u00e8les de polissage sans cire<\/h2>\n\n  <p>Un gabarit de polissage sans cire r\u00e9sout le probl\u00e8me de fixation des plaquettes par un m\u00e9canisme physique enti\u00e8rement diff\u00e9rent : l'adh\u00e9sion capillaire. Le support poreux coll\u00e9 \u00e0 la plaque porteuse rigide du gabarit pr\u00e9sente une structure de surface qui, lorsqu'elle est mouill\u00e9e avec de l'eau d\u00e9min\u00e9ralis\u00e9e, cr\u00e9e un film d'eau continu entre la surface du support et la face arri\u00e8re lisse de la plaquette de silicium. La tension superficielle de ce film d'eau g\u00e9n\u00e8re une force d'adh\u00e9sion - la m\u00eame force que celle qui fait adh\u00e9rer deux lames de verre mouill\u00e9es - qui est suffisamment forte pour maintenir fermement la plaquette contre le tampon tout au long du cycle de polissage.<\/p>\n\n  <p>Le processus de chargement consiste \u00e0 mouiller le support avec un petit volume d'eau DI (g\u00e9n\u00e9ralement appliqu\u00e9e par pulv\u00e9risation ou par pipette), \u00e0 placer la plaquette dos vers le bas sur le support mouill\u00e9 et \u00e0 appuyer doucement \u00e0 la main pendant 2 \u00e0 3 secondes pour \u00e9tablir un contact complet. La plaquette adh\u00e8re imm\u00e9diatement. Pas de chauffage, pas de cire, pas de temps de durcissement. L'ensemble gabarit et plaquette est charg\u00e9 dans la t\u00eate de support et le polissage se d\u00e9roule normalement.<\/p>\n\n  <p>Apr\u00e8s le polissage, la plaquette est d\u00e9coll\u00e9e selon l'une des deux m\u00e9thodes suivantes : soit on laisse le support s\u00e9cher partiellement (ce qui r\u00e9duit la force capillaire en dessous de la force gravitationnelle sur la plaquette), soit on proc\u00e8de \u00e0 un d\u00e9collement m\u00e9canique doux - un l\u00e9ger soul\u00e8vement des bords \u00e0 l'aide d'une spatule en plastique -. Le d\u00e9moulage est propre, \u00e0 temp\u00e9rature ambiante, et ne n\u00e9cessite aucun traitement chimique ou thermique. La plaquette est rinc\u00e9e et le gabarit est pr\u00eat pour le cycle suivant apr\u00e8s un nouveau mouillage.<\/p>\n\n  <div class=\"callout tip\">\n    <span class=\"callout-icon\">\ud83d\udca1<\/span>\n    <div class=\"callout-body\">\n      <strong>Pourquoi la force capillaire est-elle suffisante ?<\/strong>\n      La force d'adh\u00e9sion capillaire g\u00e9n\u00e9r\u00e9e par un tampon poreux mouill\u00e9 contre une plaquette de silicium de 300 mm est de l'ordre de 0,5 \u00e0 2,0 N\/cm\u00b2, ce qui d\u00e9passe largement les forces de cisaillement lat\u00e9rales g\u00e9n\u00e9r\u00e9es sur le bord de la plaquette pendant le polissage (typiquement 0,1 \u00e0 0,5 N\/cm\u00b2 pour les conditions SSP standard). La porosit\u00e9 du support et la chimie de la surface sont con\u00e7ues pour optimiser cet \u00e9quilibre des forces - en maintenant une r\u00e9tention ad\u00e9quate tout au long du cycle de polissage tout en permettant une lib\u00e9ration propre \u00e0 la fin.\n    <\/div>\n  <\/div>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 5 \u2550\u2550\u2550 -->\n  <h2 id=\"process-flow\">Comparaison des flux de processus c\u00f4te \u00e0 c\u00f4te<\/h2>\n\n  <p>La fa\u00e7on la plus concr\u00e8te d'appr\u00e9cier l'avantage des gabarits sans cire est de mettre en parall\u00e8le les deux processus. Les \u00e9tapes barr\u00e9es en rouge ci-dessous repr\u00e9sentent les \u00e9tapes du processus qui sont compl\u00e8tement \u00e9limin\u00e9es lors de la transition de l'enrobage \u00e0 la cire aux gabarits sans cire.<\/p>\n\n  <div class=\"process-flow\">\n\n    <!-- WAX COLUMN -->\n    <div class=\"flow-col\">\n      <div class=\"flow-col-head wax\">\ud83d\udd6f\ufe0f Processus de montage de la cire<\/div>\n      <div class=\"flow-steps\">\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num wax-n\">1<\/span>\n          <div class=\"flow-step-body\"><strong>Bloc de polissage thermique<\/strong><span>70-85\u00b0C, 10-15 min de pr\u00e9chauffage<\/span><\/div>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num wax-n\">2<\/span>\n          <div class=\"flow-step-body\"><strong>Appliquer la cire sur le bloc<\/strong><span>Distribution manuelle ou semi-automatique<\/span><\/div>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num wax-n\">3<\/span>\n          <div class=\"flow-step-body\"><strong>Placer et presser la gaufrette<\/strong><span>Poids \u00e9talonn\u00e9 ou presse pneumatique<\/span><\/div>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num wax-n\">4<\/span>\n          <div class=\"flow-step-body\"><strong>Refroidir \u00e0 temp\u00e9rature ambiante<\/strong><span>15-30 min ; la cire se solidifie<\/span><\/div>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num wax-n\">5<\/span>\n          <div class=\"flow-step-body\"><strong>Charger et polir<\/strong><span>Cycle de polissage standard SSP<\/span><\/div>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num wax-n\">6<\/span>\n          <div class=\"flow-step-body\"><strong>R\u00e9chauffer pour d\u00e9coller<\/strong><span>70-85\u00b0C \u00e0 nouveau ; 10-15 min<\/span><\/div>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num wax-n\">7<\/span>\n          <div class=\"flow-step-body\"><strong>Faire glisser la plaquette hors du bloc<\/strong><span>Manutention manuelle \u00e0 temp\u00e9rature \u00e9lev\u00e9e<\/span><\/div>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num wax-n\">8<\/span>\n          <div class=\"flow-step-body\"><strong>Bain de d\u00e9paraffinage au solvant<\/strong><span>Trempage dans l'ac\u00e9tone \/ IPA + agitation<\/span><\/div>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num wax-n\">9<\/span>\n          <div class=\"flow-step-body\"><strong>Rin\u00e7age \u00e0 l'eau DI<\/strong><span>Plusieurs \u00e9tapes de rin\u00e7age<\/span><\/div>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num wax-n\">10<\/span>\n          <div class=\"flow-step-body\"><strong>Essorage<\/strong><span>La plaquette est pr\u00eate pour l'\u00e9tape suivante<\/span><\/div>\n        <\/div>\n      <\/div>\n    <\/div>\n\n    <!-- WAXLESS COLUMN -->\n    <div class=\"flow-col\">\n      <div class=\"flow-col-head waxless\">\u2705 Proc\u00e9d\u00e9 de modelage sans cire<\/div>\n      <div class=\"flow-steps\">\n        <div class=\"flow-step eliminated\">\n          <span class=\"flow-step-num wax-n\">\u2014<\/span>\n          <div class=\"flow-step-body\"><strong>Bloc de polissage thermique<\/strong><span>Pas n\u00e9cessaire<\/span><\/div>\n          <span class=\"flow-eliminated-label\">\u00c9LIMIN\u00c9S<\/span>\n        <\/div>\n        <div class=\"flow-step eliminated\">\n          <span class=\"flow-step-num wax-n\">\u2014<\/span>\n          <div class=\"flow-step-body\"><strong>Appliquer la cire sur le bloc<\/strong><span>Pas n\u00e9cessaire<\/span><\/div>\n          <span class=\"flow-eliminated-label\">\u00c9LIMIN\u00c9S<\/span>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num waxless-n\">1<\/span>\n          <div class=\"flow-step-body\"><strong>Mouiller le support avec de l'eau distill\u00e9e<\/strong><span>5-10 secondes ; pulv\u00e9risation ou pipette<\/span><\/div>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num waxless-n\">2<\/span>\n          <div class=\"flow-step-body\"><strong>Placer la gaufrette ; appuyer 2-3 sec<\/strong><span>L'adh\u00e9sion capillaire s'engage imm\u00e9diatement<\/span><\/div>\n        <\/div>\n        <div class=\"flow-step eliminated\">\n          <span class=\"flow-step-num wax-n\">\u2014<\/span>\n          <div class=\"flow-step-body\"><strong>Refroidir \u00e0 temp\u00e9rature ambiante<\/strong><span>Pas n\u00e9cessaire - pas de chauffage<\/span><\/div>\n          <span class=\"flow-eliminated-label\">\u00c9LIMIN\u00c9S<\/span>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num waxless-n\">3<\/span>\n          <div class=\"flow-step-body\"><strong>Charger et polir<\/strong><span>Cycle de polissage standard SSP<\/span><\/div>\n        <\/div>\n        <div class=\"flow-step eliminated\">\n          <span class=\"flow-step-num wax-n\">\u2014<\/span>\n          <div class=\"flow-step-body\"><strong>R\u00e9chauffer pour d\u00e9coller<\/strong><span>Pas n\u00e9cessaire<\/span><\/div>\n          <span class=\"flow-eliminated-label\">\u00c9LIMIN\u00c9S<\/span>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num waxless-n\">4<\/span>\n          <div class=\"flow-step-body\"><strong>D\u00e9gagement en douceur des bords<\/strong><span>Temp\u00e9rature ambiante ; pas de produits chimiques<\/span><\/div>\n        <\/div>\n        <div class=\"flow-step eliminated\">\n          <span class=\"flow-step-num wax-n\">\u2014<\/span>\n          <div class=\"flow-step-body\"><strong>Bain de d\u00e9paraffinage au solvant<\/strong><span>Pas n\u00e9cessaire<\/span><\/div>\n          <span class=\"flow-eliminated-label\">\u00c9LIMIN\u00c9S<\/span>\n        <\/div>\n        <div class=\"flow-step\">\n          <span class=\"flow-step-num waxless-n\">5<\/span>\n          <div class=\"flow-step-body\"><strong>Rin\u00e7age DI et essorage<\/strong><span>Nettoyage standard apr\u00e8s polissage<\/span><\/div>\n        <\/div>\n      <\/div>\n    <\/div>\n  <\/div>\n\n  <div class=\"verdict\">\n    <div class=\"verdict-label\">\ud83d\udcca Nombre d'\u00e9tapes du processus<\/div>\n    <p>Montage de la cire : <strong>10 \u00e9tapes du processus<\/strong> (dont 3 \u00e9v\u00e9nements thermiques et 1 \u00e9tape de solvant dangereux). Mod\u00e8le sans cire : <strong>5 \u00e9tapes du processus<\/strong> (pas d'\u00e9v\u00e9nements thermiques, pas de solvants). <strong>5 \u00e9tapes \u00e9limin\u00e9es - une r\u00e9duction de 50% de la complexit\u00e9 du cycle de polissage.<\/strong><\/p>\n  <\/div>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 6 \u2550\u2550\u2550 -->\n  <h2 id=\"ttv\">TTV et qualit\u00e9 de surface : Ce que montrent les donn\u00e9es de processus<\/h2>\n\n  <p>La comparaison du TTV entre le montage \u00e0 la cire et le traitement des gabarits sans cire est l'un des sujets les plus \u00e9tudi\u00e9s dans l'ing\u00e9nierie des processus de polissage des plaquettes de silicium, et les r\u00e9sultats sont coh\u00e9rents dans les donn\u00e9es de production provenant de plusieurs environnements d'usine et de n\u0153uds de diam\u00e8tre de plaquettes.<\/p>\n\n  <h3>La non-uniformit\u00e9 de la couche de cire en tant que plancher de TTV<\/h3>\n  <p>Lors du polissage de la cire, le TTV total mesur\u00e9 sur la plaquette finie est la somme de deux contributions : le TTV g\u00e9n\u00e9r\u00e9 par le processus de polissage lui-m\u00eame (sources li\u00e9es \u00e0 la machine, au tampon et au mod\u00e8le), et le TTV contribu\u00e9 par la non-uniformit\u00e9 de l'\u00e9paisseur de la couche de cire. Le second terme est une ligne de base syst\u00e9matique qui peut \u00eatre minimis\u00e9e par le contr\u00f4le du processus d'application de la cire, mais qui ne peut pas \u00eatre \u00e9limin\u00e9e. En fonction de la m\u00e9thode d'application de la cire - \u00e9talement manuel, distribution automatis\u00e9e ou enduction par centrifugation - ce terme de contribution \u00e0 la cire est g\u00e9n\u00e9ralement compris entre 0,3 et 1,5 \u00b5m pour les plaquettes de 200 mm et entre 0,5 et 2,0 \u00b5m pour les plaquettes de 300 mm.<\/p>\n\n  <p>Dans le traitement des gabarits sans cire, le terme de non-uniformit\u00e9 de la couche de cire est nul par d\u00e9finition. Le TTV total mesur\u00e9 est purement fonction de la g\u00e9om\u00e9trie du gabarit et du processus de polissage. Il ne s'agit pas d'une am\u00e9lioration marginale - pour toute application avec une sp\u00e9cification de TTV inf\u00e9rieure \u00e0 2,0 \u00b5m, la contribution de la couche de cire repr\u00e9sente une fraction non n\u00e9gligeable du budget total.<\/p>\n\n  <h3>Qualit\u00e9 de la surface arri\u00e8re<\/h3>\n  <p>Le polissage sur support cir\u00e9 produit syst\u00e9matiquement un nombre plus \u00e9lev\u00e9 de particules \u00e0 l'arri\u00e8re de la surface que le traitement sans cire, et ce pour deux raisons. Premi\u00e8rement, les r\u00e9sidus de cire laiss\u00e9s apr\u00e8s un d\u00e9cirage incomplet introduisent des particules organiques. Deuxi\u00e8mement, le cycle thermique pendant l'application et l'enl\u00e8vement de la cire peut provoquer des microfissures pr\u00e9existantes sur la face arri\u00e8re de la plaquette, lib\u00e9rant ainsi des particules de silicium. Le traitement sans cire \u00e9limine ces deux sources, produisant des faces arri\u00e8re de plaquettes plus propres qui satisfont \u00e0 des crit\u00e8res d'inspection plus stricts \u00e0 la r\u00e9ception chez les clients fabriquant des dispositifs.<\/p>\n\n  <div class=\"table-wrap\">\n    <table>\n      <thead>\n        <tr>\n          <th>Mesure de la qualit\u00e9<\/th>\n          <th>Montage de la cire<\/th>\n          <th>Gabarit sans cire<\/th>\n          <th>Avantage<\/th>\n        <\/tr>\n      <\/thead>\n      <tbody>\n        <tr>\n          <td><strong>TTV (300 mm Si prime)<\/strong><\/td>\n          <td>1,5-3,5 \u00b5m typique<\/td>\n          <td>0,8-2,0 \u00b5m typique<\/td>\n          <td><span class=\"badge badge-green\">Sans cire<\/span><\/td>\n        <\/tr>\n        <tr>\n          <td><strong>Contribution de la couche de cire au TTV<\/strong><\/td>\n          <td>0,5-2,0 \u00b5m (irr\u00e9ductible)<\/td>\n          <td>0 \u00b5m<\/td>\n          <td><span class=\"badge badge-green\">Sans cire<\/span><\/td>\n        <\/tr>\n        <tr>\n          <td><strong>R\u00e9p\u00e9tabilit\u00e9 du TTV d'un lot \u00e0 l'autre<\/strong><\/td>\n          <td>Mod\u00e9r\u00e9 - limit\u00e9 par la variation de l'application de la cire<\/td>\n          <td>\u00c9lev\u00e9 - la g\u00e9om\u00e9trie du gabarit est stable<\/td>\n          <td><span class=\"badge badge-green\">Sans cire<\/span><\/td>\n        <\/tr>\n        <tr>\n          <td><strong>Comptage des particules \u00e0 l'arri\u00e8re de la surface<\/strong><\/td>\n          <td>Plus \u00e9lev\u00e9 - risque de r\u00e9sidus de cire<\/td>\n          <td>Plus faible - pas de r\u00e9sidus organiques<\/td>\n          <td><span class=\"badge badge-green\">Sans cire<\/span><\/td>\n        <\/tr>\n        <tr>\n          <td><strong>Contr\u00f4le du profil des bords<\/strong><\/td>\n          <td>Limit\u00e9 par la g\u00e9om\u00e9trie du bloc de cire<\/td>\n          <td>Possibilit\u00e9 d'ing\u00e9nierie par le biais d'un mod\u00e8le\/de la conception d'un REE<\/td>\n          <td><span class=\"badge badge-green\">Sans cire<\/span><\/td>\n        <\/tr>\n        <tr>\n          <td><strong>Rugosit\u00e9 de la surface (Ra)<\/strong><\/td>\n          <td>\u00c9quivalent<\/td>\n          <td>\u00c9quivalent<\/td>\n          <td><span class=\"badge badge-slate\">Cravate<\/span><\/td>\n        <\/tr>\n      <\/tbody>\n    <\/table>\n  <\/div>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 7 \u2550\u2550\u2550 -->\n  <h2 id=\"contamination\">Contamination et impact sur les salles blanches<\/h2>\n\n  <p>L'enrobage de cire pr\u00e9sente deux cat\u00e9gories de risques de contamination que le traitement sans cire \u00e9limine : la contamination chimique organique due \u00e0 la cire et aux solvants de d\u00e9paraffinage, et la contamination particulaire due aux r\u00e9sidus de cire et \u00e0 la manipulation des solvants.<\/p>\n\n  <h3>Contamination organique<\/h3>\n  <p>Les compos\u00e9s de cire sont des mat\u00e9riaux organiques - g\u00e9n\u00e9ralement de la paraffine, de la carnauba ou des formulations de colophane modifi\u00e9e. Dans une salle blanche pour semi-conducteurs, les mati\u00e8res organiques constituent une classe de contamination qui doit \u00eatre soigneusement contr\u00f4l\u00e9e, car elles peuvent s'adsorber sur les surfaces de silicium et cr\u00e9er des probl\u00e8mes d'adh\u00e9rence dans les \u00e9tapes de croissance d'oxyde, de couche de r\u00e9serve et de d\u00e9p\u00f4t de m\u00e9tal en aval. Les traces de cire qui survivent \u00e0 l'\u00e9tape de nettoyage par d\u00e9paraffinage sont mesur\u00e9es en parties par milliard sur la surface de la plaquette par l'analyse du COT (carbone organique total). L'obtention de niveaux de COT inf\u00e9rieurs \u00e0 50 ppb C sur les plaquettes trait\u00e9es \u00e0 la cire n\u00e9cessite de multiples \u00e9tapes de rin\u00e7age au solvant avec une gestion \u00e9troitement contr\u00f4l\u00e9e de la dur\u00e9e de vie du bain.<\/p>\n\n  <p>Le traitement sans cire \u00e9limine totalement la source de contamination organique. Il n'y a de cire sur la plaquette \u00e0 aucun moment - le seul fluide en contact avec la face arri\u00e8re de la plaquette est de l'eau distill\u00e9e, qui ne contient aucune contribution organique. Cela simplifie la gestion des produits chimiques dans les salles blanches, r\u00e9duit le nombre de bains chimiques n\u00e9cessitant un entretien et un titrage, et \u00e9limine un point de contr\u00f4le de la contamination organique dans le flux d'inspection de la qualit\u00e9 des plaquettes.<\/p>\n\n  <h3>Manipulation de solvants en salle blanche<\/h3>\n  <p>L'ac\u00e9tone et l'IPA - les solvants de d\u00e9paraffinage les plus courants - sont respectivement des liquides inflammables de classe IB et de classe II selon la classification NFPA. Leur utilisation dans une salle blanche n\u00e9cessite des armoires de stockage d\u00e9di\u00e9es aux produits inflammables, une ventilation antid\u00e9flagrante, un confinement des d\u00e9versements de produits chimiques et des protocoles d'\u00e9limination des d\u00e9chets dangereux. Ces exigences augmentent le co\u00fbt de l'infrastructure de l'installation et la charge de la conformit\u00e9 r\u00e9glementaire qui dispara\u00eet lorsque le traitement sans cire \u00e9limine l'\u00e9tape du d\u00e9paraffinage. Pour une installation utilisant exclusivement des mod\u00e8les sans cire, l'ensemble du programme de gestion des produits chimiques \u00e0 base de cire et de solvant peut \u00eatre mis hors service.<\/p>\n\n  <p>Le maintien de l'int\u00e9grit\u00e9 de la salle blanche est \u00e9galement important au niveau du mod\u00e8le. <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/Contamination-Control-in-Polishing-Templates-Clean-Room-Assembly-Particle-Prevention\/\" target=\"_blank\" class=\"text-link-pill\">contr\u00f4le de la contamination dans les gabarits de polissage<\/a> couvre \u00e0 la fois les pratiques d'assemblage c\u00f4t\u00e9 fournisseur et les protocoles de manipulation en usine.<\/p>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 8 \u2550\u2550\u2550 -->\n  <h2 id=\"thin-wafer\">Manipulation de plaquettes minces et de substrats fragiles<\/h2>\n\n  <p>L'argument de la contrainte thermique contre l'enrobage dans la cire devient d\u00e9cisif lorsque le substrat est mince, fragile ou thermosensible. Trois cat\u00e9gories de substrats sont particuli\u00e8rement pertinentes.<\/p>\n\n  <h3>Plaques de silicium ultra-minces (&lt; 300 \u00b5m)<\/h3>\n  <p>Les processus d'amincissement \"back-end-of-line\" (BEOL) et les applications de dispositifs de puissance produisent r\u00e9guli\u00e8rement des plaquettes de silicium dont l'\u00e9paisseur finale se situe entre 100 et 300 \u00b5m. \u00c0 ces \u00e9paisseurs, la rigidit\u00e9 m\u00e9canique de la plaquette est consid\u00e9rablement r\u00e9duite, et le gradient thermique cr\u00e9\u00e9 en pla\u00e7ant une plaquette \u00e0 temp\u00e9rature ambiante sur un bloc de cire \u00e0 80\u00b0C - ou en soulevant une plaquette chaude de la station de d\u00e9collement - cr\u00e9e des moments de flexion qui d\u00e9passent la r\u00e9sistance \u00e0 la rupture de la plaquette. Les taux de rupture des montages en cire pour le silicium de 200 mm en dessous de 200 \u00b5m sont document\u00e9s dans la gamme 0,5-2,0% en fonction des conditions du processus. Le traitement sans cire \u00e0 temp\u00e9rature ambiante r\u00e9duit ce mode de rupture \u00e0 pratiquement z\u00e9ro.<\/p>\n\n  <h3>Substrats semi-conducteurs compos\u00e9s (GaAs, InP)<\/h3>\n  <p>L'ars\u00e9niure de gallium et le phosphure d'indium ont une t\u00e9nacit\u00e9 \u00e0 la rupture d'environ 25% celle du silicium, combin\u00e9e \u00e0 un CDT qui diff\u00e8re consid\u00e9rablement de celui de la plupart des mat\u00e9riaux pour blocs de cire. Le d\u00e9calage de CET entre le GaAs (5,8 \u00d7 10-\u2076\/\u00b0C) et un bloc de polissage en c\u00e9ramique (4-7 \u00d7 10-\u2076\/\u00b0C, selon la composition) cr\u00e9e une contrainte thermique diff\u00e9rentielle pendant le cycle de la cire, qui est l'un des principaux facteurs de fissuration des plaquettes de GaAs en transit entre la station de collage et la machine de polissage. Les gabarits sans cire, qui se chargent et se d\u00e9chargent \u00e0 temp\u00e9rature ambiante, sont le choix standard pour le polissage du GaAs et de l'InP. Les exigences techniques relatives aux gabarits pour semi-conducteurs compos\u00e9s sont abord\u00e9es dans notre article sur les gabarits sans cire. <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/Polishing-Templates-for-Compound-Semiconductor-Wafers-GaAs-InP-Sapphire\/\" target=\"_blank\" class=\"text-link-pill\">Gabarits de polissage GaAs, InP et saphir<\/a>.<\/p>\n\n  <h3>Plaquettes de dispositifs avec faces avant \u00e0 motifs<\/h3>\n  <p>Le polissage de la face arri\u00e8re des plaquettes dont la face avant comporte des couches de dispositifs achev\u00e9es ou partiellement achev\u00e9es exige que la surface avant soit prot\u00e9g\u00e9e pendant le polissage. Dans les proc\u00e9d\u00e9s de montage \u00e0 la cire, la protection de la face avant d'un mod\u00e8le contre la contamination par la cire n\u00e9cessite une \u00e9tape suppl\u00e9mentaire de d\u00e9p\u00f4t et d'enl\u00e8vement d'une couche de protection. Les gabarits sans cire n'entrent en contact qu'avec la face arri\u00e8re de la plaquette et ne n\u00e9cessitent pas de protection de la face avant, ce qui simplifie le processus pour les applications de polissage de la face arri\u00e8re.<\/p>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 9 \u2550\u2550\u2550 -->\n  <h2 id=\"cost\">Co\u00fbt total de possession : Une analyse structur\u00e9e<\/h2>\n\n  <p>Le co\u00fbt unitaire d'un gabarit de polissage sans cire est plus \u00e9lev\u00e9 que le co\u00fbt unitaire des mat\u00e9riaux en cire qu'il remplace pour un seul cycle de polissage. C'est l'argument le plus souvent cit\u00e9 contre le traitement sans cire - et c'est aussi le plus trompeur, parce qu'il compare un poste de consommation isol\u00e9 au co\u00fbt total du syst\u00e8me du processus de montage \u00e0 la cire.<\/p>\n\n  <p>Une comparaison correcte du co\u00fbt total de possession (TCO) doit inclure tous les \u00e9l\u00e9ments de co\u00fbt qui diff\u00e8rent entre les deux approches au cours d'une p\u00e9riode de production d\u00e9finie. L'analyse ci-dessous est structur\u00e9e pour une ligne de production repr\u00e9sentative de plaques de silicium SSP de 300 mm polissant 5 000 plaques par mois.<\/p>\n\n  <div class=\"cost-grid\">\n\n    <div class=\"cost-card\">\n      <div class=\"cost-card-head wax\">\ud83d\udd6f\ufe0f Montage de la cire - \u00c9l\u00e9ments de co\u00fbt mensuels<\/div>\n      <div class=\"cost-card-body\">\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">Mat\u00e9riau de cire (par plaquette \u00d7 5 000)<\/span>\n          <span class=\"cost-val mid\">$0,15-0,30\/wafer<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">Solvant de d\u00e9paraffinage (consommation d'ac\u00e9tone\/IPA)<\/span>\n          <span class=\"cost-val mid\">$0.10-0.25\/wafer<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">\u00c9limination des d\u00e9chets de solvants (hazmat)<\/span>\n          <span class=\"cost-val high\">$0,05-0,15\/wafer<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">Travail : montage + d\u00e9montage + cycles de d\u00e9paraffinage<\/span>\n          <span class=\"cost-val high\">$0.20-0.50\/wafer<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">\u00c9quipement : plaques chauffantes, bains de d\u00e9paraffinage, stations de rin\u00e7age<\/span>\n          <span class=\"cost-val mid\">$0.05-0.10\/wafer (amorti)<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">Rupture de la plaquette pendant les cycles thermiques (0,5-1%)<\/span>\n          <span class=\"cost-val high\">$0,75-1,50\/wafer en moyenne<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">Perte de rendement due \u00e0 la contribution de la cire au TTV<\/span>\n          <span class=\"cost-val high\">En fonction de l'application<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">Re-polissage apr\u00e8s des excursions de contamination<\/span>\n          <span class=\"cost-val high\">Variable<\/span>\n        <\/div>\n        <div class=\"cost-row total\">\n          <span class=\"cost-label\">Total estim\u00e9 (hors perte de rendement)<\/span>\n          <span class=\"cost-val high\">$1.30-2.80\/wafer<\/span>\n        <\/div>\n      <\/div>\n    <\/div>\n\n    <div class=\"cost-card\">\n      <div class=\"cost-card-head waxless\">\u2705 Mod\u00e8le sans cire - \u00c9l\u00e9ments de co\u00fbts mensuels<\/div>\n      <div class=\"cost-card-body\">\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">Co\u00fbt des consommables du mod\u00e8le (amorti par cycle)<\/span>\n          <span class=\"cost-val mid\">$0.30-0.70\/wafer<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">Eau DI pour le mouillage des tampons<\/span>\n          <span class=\"cost-val zero\">~$0.001\/wafer<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">\u00c9limination des d\u00e9chets de solvants<\/span>\n          <span class=\"cost-val zero\">$0 (aucun requis)<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">Travail : humidifier le tampon + placer la gaufrette + rel\u00e2cher<\/span>\n          <span class=\"cost-val low\">$0.05-0.10\/wafer<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">\u00c9quipement : plaques chauffantes, bains de d\u00e9paraffinage<\/span>\n          <span class=\"cost-val zero\">$0 (pas n\u00e9cessaire)<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">Rupture de la plaquette (cycle thermique \u00e9limin\u00e9)<\/span>\n          <span class=\"cost-val zero\">~$0 (risque thermique supprim\u00e9)<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">Perte de rendement due au TTV<\/span>\n          <span class=\"cost-val low\">Plus bas - pas d'apport de cire<\/span>\n        <\/div>\n        <div class=\"cost-row\">\n          <span class=\"cost-label\">Re-polissage apr\u00e8s des excursions de contamination<\/span>\n          <span class=\"cost-val low\">Plus faible - pas de r\u00e9sidus organiques<\/span>\n        <\/div>\n        <div class=\"cost-row total\">\n          <span class=\"cost-label\">Total estim\u00e9 (hors am\u00e9lioration du rendement)<\/span>\n          <span class=\"cost-val low\">$0,35-0,80\/wafer<\/span>\n        <\/div>\n      <\/div>\n    <\/div>\n\n  <\/div>\n\n  <div class=\"verdict\">\n    <div class=\"verdict-label\">\ud83d\udcb0 Verdict du TCO<\/div>\n    <p>Sur la base d'un co\u00fbt total incluant la main-d'\u0153uvre, la gestion des produits chimiques, l'amortissement de l'\u00e9quipement et la casse, le traitement des gabarits sans cire est syst\u00e9matiquement <strong>$0,50-2,00 par plaquette moins cher<\/strong> que l'enrobage \u00e0 la cire pour les plaques de silicium de 300 mm - malgr\u00e9 un co\u00fbt unitaire de gabarit plus \u00e9lev\u00e9. \u00c0 raison de 5 000 plaquettes par mois, cela repr\u00e9sente une \u00e9conomie de 1,5 milliard d'euros. <strong>$2.500-10.000 r\u00e9duction des co\u00fbts mensuels<\/strong>, avant de prendre en compte l'am\u00e9lioration du rendement due \u00e0 la baisse du TTV et \u00e0 la propret\u00e9 de la face arri\u00e8re des plaquettes de silicium.<\/p>\n  <\/div>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 10 \u2550\u2550\u2550 -->\n  <h2 id=\"substrates\">Aper\u00e7u de la compatibilit\u00e9 des substrats<\/h2>\n\n  <p>La technologie des gabarits sans cire est applicable \u00e0 toute la gamme des substrats semi-conducteurs. Le r\u00e9sum\u00e9 suivant couvre les types de substrats les plus courants et leur compatibilit\u00e9 avec la technologie sans cire. Les articles li\u00e9s traitent en d\u00e9tail de l'ing\u00e9nierie sp\u00e9cifique aux substrats.<\/p>\n\n  <div class=\"substrate-grid\">\n    <div class=\"substrate-card\">\n      <h4>Silicium (Si) - Tous les diam\u00e8tres<\/h4>\n      <span class=\"compat compat-preferred\">Pr\u00e9f\u00e9r\u00e9<\/span>\n      <p>Gabarits standard FR-4 ou G-10 avec tampons de support compatibles avec les barbotines alcalines. Choix standard de l'industrie pour toute la production de Si SSP \u00e0 100-300 mm.<\/p>\n    <\/div>\n    <div class=\"substrate-card\">\n      <h4>SiC - 100 mm, 150 mm<\/h4>\n      <span class=\"compat compat-yes\">Compatible<\/span>\n      <p>N\u00e9cessite des gabarits r\u00e9sistants aux produits chimiques de qualit\u00e9 CXT. L'approche sans cire est pr\u00e9f\u00e9rable en raison de la dur\u00e9e des cycles de polissage du SiC (la contrainte thermique dans la cire serait importante). Voir aussi <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/SiC-Wafer-Polishing-Templates-Chemically-Resistant-Solutions-for-Silicon-Carbide-Processing\/\" target=\"_blank\">Guide du mod\u00e8le SiC<\/a>.<\/p>\n    <\/div>\n    <div class=\"substrate-card\">\n      <h4>GaAs \/ InP<\/h4>\n      <span class=\"compat compat-preferred\">Forte pr\u00e9f\u00e9rence<\/span>\n      <p>L'absence de cire est fortement pr\u00e9f\u00e9r\u00e9e \u00e0 la cire pour les substrats III-V en raison du risque de rupture d\u00fb \u00e0 la non-concordance des CTE. Pour les mat\u00e9riaux sensibles \u00e0 la rupture, il est n\u00e9cessaire d'utiliser un compos\u00e9 de support souple.<\/p>\n    <\/div>\n    <div class=\"substrate-card\">\n      <h4>Saphir<\/h4>\n      <span class=\"compat compat-yes\">Compatible<\/span>\n      <p>Gabarits G-10 ou CXT avec tampons de support de duret\u00e9 moyenne. L'absence de cire \u00e9limine le risque de stress thermique inh\u00e9rent au montage \u00e0 la cire de la structure cristalline du saphir \u00e0 fort coefficient de dilatation.<\/p>\n    <\/div>\n    <div class=\"substrate-card\">\n      <h4>Substrats en verre<\/h4>\n      <span class=\"compat compat-yes\">Compatible<\/span>\n      <p>Gabarits G-10 pour le polissage standard du verre. Le verre fin (&lt;300 \u00b5m) b\u00e9n\u00e9ficie particuli\u00e8rement du traitement sans cire \u00e0 temp\u00e9rature ambiante. Voir aussi <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/Polishing-Templates-for-Glass-Wafers-Ceramic-Substrates-Key-Considerations\/\" target=\"_blank\">guide pour substrat de verre<\/a>.<\/p>\n    <\/div>\n    <div class=\"substrate-card\">\n      <h4>Si ultra-mince (&lt;200 \u00b5m)<\/h4>\n      <span class=\"compat compat-preferred\">Forte pr\u00e9f\u00e9rence<\/span>\n      <p>Le traitement sans cire est la seule option \u00e0 faible risque pour le silicium de moins de 200 \u00b5m. Les taux de rupture des cycles thermiques de 0,5-2% dans les montages en cire sont enti\u00e8rement \u00e9limin\u00e9s avec le traitement sans cire.<\/p>\n    <\/div>\n  <\/div>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 SECTION 11 \u2550\u2550\u2550 -->\n  <h2 id=\"when-wax\">Quand le montage \u00e0 la cire est encore utilis\u00e9<\/h2>\n\n  <p>Malgr\u00e9 les avantages consid\u00e9rables des mod\u00e8les de polissage sans cire, le montage \u00e0 la cire n'a pas compl\u00e8tement disparu de l'industrie des semi-conducteurs. Il existe des contextes d'application sp\u00e9cifiques o\u00f9 il reste utilis\u00e9, bien que m\u00eame dans ces cas, la tendance soit \u00e0 la transition sans cire.<\/p>\n\n  <h3>Des lignes de production anciennes avec des proc\u00e9d\u00e9s de cire bien \u00e9tablis<\/h3>\n  <p>Certaines fabriques qui utilisent des lignes de produits plus anciennes et bien \u00e9tablies sur des \u00e9quipements de polissage anciens ne sont pas pass\u00e9es aux gabarits sans cire parce que le processus de cire est qualifi\u00e9, que la sp\u00e9cification TTV est respect\u00e9e et que l'analyse de rentabilit\u00e9 d'une requalification n'est pas convaincante pour un produit m\u00fbr dont la dur\u00e9e de vie restante est limit\u00e9e. Il s'agit d'une d\u00e9cision \u00e9conomique valable, et non d'une approbation technique de l'enrobage \u00e0 la cire. Lorsque ces lignes de produits arrivent en fin de vie et que les \u00e9quipements sont remplac\u00e9s ou requalifi\u00e9s, la transition vers l'enrobage sans cire est universellement choisie pour les nouvelles qualifications.<\/p>\n\n  <h3>Certaines applications optiques et d'optique de pr\u00e9cision<\/h3>\n  <p>En dehors du march\u00e9 des plaquettes de semi-conducteurs, l'enrobage \u00e0 la cire reste la norme pour le polissage de l'optique de pr\u00e9cision - lentilles, prismes et plats optiques - lorsque les g\u00e9om\u00e9tries des substrats sont tr\u00e8s irr\u00e9guli\u00e8res et que le m\u00e9canisme de r\u00e9tention capillaire des gabarits sans cire ne peut pas fournir la pr\u00e9cision de positionnement requise. Cette application est distincte du polissage des plaquettes de semi-conducteurs et ne s'applique pas aux types de substrats couverts dans cet article.<\/p>\n\n  <h3>Proc\u00e9d\u00e9s \u00e0 taux d'enl\u00e8vement de mati\u00e8re tr\u00e8s \u00e9lev\u00e9<\/h3>\n  <p>Pour les processus n\u00e9cessitant des pressions de polissage extr\u00eamement \u00e9lev\u00e9es (sup\u00e9rieures \u00e0 10 psi) et de longues dur\u00e9es de polissage - telles que l'enl\u00e8vement initial de mati\u00e8re sur des tranches de lingots de SiC tels qu'ils ont \u00e9t\u00e9 coup\u00e9s - la liaison de la cire \u00e0 un bloc rigide peut fournir une force de r\u00e9tention plus \u00e9lev\u00e9e que l'adh\u00e9sion capillaire sur un gabarit sans cire. Toutefois, cela ne repr\u00e9sente qu'un tr\u00e8s petit sous-ensemble du traitement du SiC, limit\u00e9 \u00e0 la premi\u00e8re \u00e9tape de rodage grossier ; les \u00e9tapes de CMP et de polissage final sur le SiC utilisent des gabarits sans cire de qualit\u00e9 CXT. Pour les pressions de polissage standard des plaquettes de semi-conducteurs, la r\u00e9tention du gabarit sans cire est toujours suffisante.<\/p>\n\n  <!-- Related articles -->\n  <div class=\"related-box\">\n    <h3>\ud83d\udcd6 Articles techniques connexes<\/h3>\n    <p>Explorez la base de connaissances compl\u00e8te sur les gabarits de polissage de Jizhi Electronic Technology :<\/p>\n    <div class=\"related-links\">\n      <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/Polishing-Templates-for-Semiconductor-Silicon-Wafer-Processing\/\" target=\"_blank\">Polissage des gabarits : Guide complet<\/a>\n      <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/FR-4-vs-G-10-Fiberglass-Polishing-Templates-Material-Properties-Selection-Guide\/\" target=\"_blank\">Guide des mat\u00e9riaux FR-4 vs G-10<\/a>\n      <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/Role-of-Polishing-Templates-in-CMP-How-Fixture-Design-Impacts-Wafer-Flatness\/\" target=\"_blank\">Mod\u00e8les dans le processus CMP<\/a>\n      <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/SiC-Wafer-Polishing-Templates-Chemically-Resistant-Solutions-for-Silicon-Carbide-Processing\/\" target=\"_blank\">Mod\u00e8les de polissage SiC<\/a>\n      <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/Polishing-Templates-for-Compound-Semiconductor-Wafers-GaAs-InP-Sapphire\/\" target=\"_blank\">Mod\u00e8les GaAs \/ InP \/ Saphir<\/a>\n      <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/How-to-Extend-Polishing-Template-Lifespan-Best-Practices-for-Semiconductor-Fabs\/\" target=\"_blank\">Prolonger la dur\u00e9e de vie des mod\u00e8les<\/a>\n      <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/Contamination-Control-in-Polishing-Templates-Clean-Room-Assembly-Particle-Prevention\/\" target=\"_blank\">Contr\u00f4le de la contamination<\/a>\n    <\/div>\n  <\/div>\n\n  <hr class=\"divider\" \/>\n\n  <!-- \u2550\u2550\u2550 FAQ \u2550\u2550\u2550 -->\n  <h2 id=\"faq\">Questions fr\u00e9quemment pos\u00e9es<\/h2>\n\n  <div class=\"faq-item\">\n    <div class=\"faq-q\">Qu'est-ce qu'un gabarit de polissage sans cire ?<\/div>\n    <div class=\"faq-a\">Un gabarit de polissage sans cire est un dispositif de polissage de pr\u00e9cision constitu\u00e9 d'une plaque de support rigide (FR-4, G-10 ou fibre de verre CXT) coll\u00e9e \u00e0 un tampon poreux. Lorsque le tampon est mouill\u00e9 avec de l'eau d\u00e9min\u00e9ralis\u00e9e avant le chargement de la plaquette, l'adh\u00e9sion capillaire maintient la plaquette fermement contre le tampon tout au long du polissage, \u00e9liminant ainsi le besoin de cire et les \u00e9tapes de chauffage, de d\u00e9paraffinage et de nettoyage chimique associ\u00e9es, requises par les processus de montage \u00e0 la cire traditionnels.<\/div>\n  <\/div>\n\n  <div class=\"faq-item\">\n    <div class=\"faq-q\">L'enrobage sans cire affecte-t-il le TTV de la plaquette par rapport \u00e0 l'enrobage avec de la cire ?<\/div>\n    <div class=\"faq-a\">L'enrobage sans cire fournit syst\u00e9matiquement un TTV \u00e9gal ou sup\u00e9rieur \u00e0 celui de l'enrobage \u00e0 la cire. L'enrobage \u00e0 la cire introduit une contribution syst\u00e9matique au TTV due \u00e0 la non-uniformit\u00e9 de l'\u00e9paisseur de la couche de cire - typiquement de 0,5 \u00e0 2,0 \u00b5m pour les plaquettes de 300 mm - qui est irr\u00e9ductible, quelle que soit l'optimisation du processus. Les gabarits sans cire \u00e9liminent totalement cette contribution. Pour les applications dont les objectifs de TTV sont inf\u00e9rieurs \u00e0 2,0 \u00b5m, la suppression du terme de non-uniformit\u00e9 de la couche de cire constitue une am\u00e9lioration significative de la qualit\u00e9.<\/div>\n  <\/div>\n\n  <div class=\"faq-item\">\n    <div class=\"faq-q\">Les gabarits de polissage sans cire peuvent-ils \u00eatre utilis\u00e9s pour les plaquettes minces ?<\/div>\n    <div class=\"faq-a\">Oui, les gabarits sans cire sont particuli\u00e8rement bien adapt\u00e9s au polissage des plaquettes minces. Le montage \u00e0 la cire n\u00e9cessite de chauffer la plaquette \u00e0 60-90\u00b0C \u00e0 deux reprises (pour le collage et le d\u00e9collage), ce qui cr\u00e9e une contrainte thermique qui constitue un risque connu de rupture pour les plaquettes de moins de 300 \u00b5m. Les gabarits sans cire se chargent et se d\u00e9tachent \u00e0 temp\u00e9rature ambiante sans cycle thermique, ce qui r\u00e9duit le risque de rupture des plaquettes minces \u00e0 pr\u00e8s de z\u00e9ro. Cela fait du traitement sans cire la recommandation standard pour le silicium ultra-mince et tous les substrats semi-conducteurs compos\u00e9s fragiles.<\/div>\n  <\/div>\n\n  <div class=\"faq-item\">\n    <div class=\"faq-q\">Quel est le principal inconv\u00e9nient des mod\u00e8les de polissage sans cire ?<\/div>\n    <div class=\"faq-a\">La principale limitation est que le tampon d'appui est un composant d'usure dont la dur\u00e9e de vie est limit\u00e9e - typiquement 50-200 cycles de polissage en fonction de la duret\u00e9 du substrat et de la pression du processus. Le gabarit doit \u00eatre remplac\u00e9 lorsque l'\u00e9paisseur du tampon d'appui devient inf\u00e9rieure aux sp\u00e9cifications. Toutefois, sur la base du co\u00fbt total, y compris le mat\u00e9riau de cire, les solvants de d\u00e9paraffinage, l'\u00e9limination des produits chimiques, la main-d'\u0153uvre et la casse, le co\u00fbt r\u00e9current de remplacement du gabarit est syst\u00e9matiquement inf\u00e9rieur au co\u00fbt \u00e9quivalent du processus de montage \u00e0 la cire par plaquette polie.<\/div>\n  <\/div>\n\n  <div class=\"faq-item\">\n    <div class=\"faq-q\">Comment qualifier un mod\u00e8le sans cire pour remplacer mon proc\u00e9d\u00e9 actuel de montage \u00e0 la cire ?<\/div>\n    <div class=\"faq-a\">La qualification suit les proc\u00e9dures standard de contr\u00f4le des changements de gabarit : s\u00e9lectionnez une sp\u00e9cification de gabarit sans cire adapt\u00e9e \u00e0 la g\u00e9om\u00e9trie de votre t\u00eate de support, au FTT de la plaquette et \u00e0 la chimie de la boue ; effectuez un lot de qualification (g\u00e9n\u00e9ralement 3 \u00e0 5 lots de plaquettes) \u00e0 votre recette de production nominale ; mesurez le TTV, le SFQR, le profil des bords et le nombre de particules de la surface arri\u00e8re par rapport \u00e0 votre base de r\u00e9f\u00e9rence actuelle pour le montage \u00e0 la cire ; documentez les r\u00e9sultats dans le cadre de votre syst\u00e8me ECO. Pour obtenir des conseils sur la sp\u00e9cification des mod\u00e8les, consultez notre <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/How-to-Specify-a-Polishing-Template-6-Parameters-Engineers-Must-Define\/\" target=\"_blank\">Guide de sp\u00e9cification des 6 param\u00e8tres<\/a>. Notre \u00e9quipe d'ing\u00e9nieurs peut fournir des recommandations de mod\u00e8les sp\u00e9cifiques \u00e0 l'application pour soutenir votre programme de qualification.<\/div>\n  <\/div>\n\n  <!-- CTA -->\n  <div class=\"cta-banner\">\n    <h2>Obtenez un devis pour vos besoins en gabarits de polissage<\/h2>\n    <p>Pr\u00eat \u00e0 \u00e9liminer la cire de votre processus de polissage ? Indiquez-nous le diam\u00e8tre de votre plaquette, votre substrat, la plate-forme de votre machine et votre objectif actuel en mati\u00e8re de TTV. Nous vous recommanderons le bon mod\u00e8le sans cire et vous fournirons un devis comp\u00e9titif dans les 48 heures.<\/p>\n    <a href=\"https:\/\/jeez-semicon.com\/fr\/contact\/\" class=\"cta-btn\" target=\"_blank\">\n      Nous contacter pour un devis \u2192\n    <\/a>\n  <\/div>\n\n  <!-- Back to pillar -->\n  <a href=\"https:\/\/jeez-semicon.com\/fr\/blog\/Polishing-Templates-for-Semiconductor-Silicon-Wafer-Processing\/\" target=\"_blank\" class=\"back-to-pillar\">\n    Retour \u00e0 Polissage des gabarits : Guide complet\n  <\/a>\n\n<\/div><!-- \/.page-wrap -->\n<\/body>\n<\/html>","protected":false},"excerpt":{"rendered":"<p>Process Technology Comparison Two fundamentally different approaches to holding a wafer during single-side polishing. One has been the industry standard for decades. The other has largely replaced it \u2014 and  &#8230;<\/p>","protected":false},"author":1,"featured_media":1684,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[9,59],"tags":[],"class_list":["post-1646","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-blog","category-industry"],"acf":[],"_links":{"self":[{"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/posts\/1646","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/comments?post=1646"}],"version-history":[{"count":2,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/posts\/1646\/revisions"}],"predecessor-version":[{"id":1648,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/posts\/1646\/revisions\/1648"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/media\/1684"}],"wp:attachment":[{"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/media?parent=1646"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/categories?post=1646"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/tags?post=1646"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}