{"id":739,"date":"2025-12-05T10:29:53","date_gmt":"2025-12-05T02:29:53","guid":{"rendered":"https:\/\/jeez-semicon.com\/?p=739"},"modified":"2025-12-05T10:29:53","modified_gmt":"2025-12-05T02:29:53","slug":"characteristics-and-selection-guide-for-cmp-wafer-polishing-slurry","status":"publish","type":"post","link":"https:\/\/jeez-semicon.com\/fr\/blog\/characteristics-and-selection-guide-for-cmp-wafer-polishing-slurry\/","title":{"rendered":"Caract\u00e9ristiques et guide de s\u00e9lection de la boue de polissage de plaquettes CMP"},"content":{"rendered":"

Au stade de la planarisation globale de la fabrication des plaquettes, le polissage chimico-m\u00e9canique (CMP) est un processus critique. En tant que consommable essentiel, la suspension de polissage CMP d\u00e9termine directement les param\u00e8tres cl\u00e9s de la surface des plaquettes, tels que la plan\u00e9it\u00e9 et le taux de d\u00e9fauts, ce qui a un impact sur les performances et le rendement de la puce finale. En se basant sur les principaux avantages et crit\u00e8res de s\u00e9lection des p\u00e2tes de polissage CMP, Jizhi Electronics fournit des r\u00e9f\u00e9rences pratiques aux entreprises de fabrication de semi-conducteurs.<\/p>\n

\"\"<\/p>\n

I. Quatre caract\u00e9ristiques essentielles de la suspension de polissage CMP<\/strong><\/p>\n

La boue de polissage CMP est formul\u00e9e \u00e0 partir de composants tels que des abrasifs, des oxydants et des agents ch\u00e9lateurs, n\u00e9cessitant un \u00e9quilibre entre la \u201ccorrosion chimique\u201d et le \u201cbroyage m\u00e9canique\u201d. Ses principales caract\u00e9ristiques peuvent \u00eatre r\u00e9sum\u00e9es comme suit :<\/p>\n

    \n
  1. \n

    Synergie chimique-m\u00e9canique pr\u00e9cise et contr\u00f4lable<\/strong>
    \nPendant le polissage, l'oxydant oxyde d'abord le mat\u00e9riau de la surface de la plaquette en oxydes facilement d\u00e9tachables. L'agent ch\u00e9lateur forme ensuite des complexes solubles avec ces oxydes, qui sont ensuite \u00e9limin\u00e9s par le pon\u00e7age abrasif. Une boue de polissage de haute qualit\u00e9 permet d'atteindre un \u00e9quilibre o\u00f9 le \u201ctaux de corrosion \u2248 taux de broyage\u201d \u00e9vite les probl\u00e8mes tels que les fossettes de surface ou une faible efficacit\u00e9 d'enl\u00e8vement.<\/p>\n<\/li>\n

  2. \n

    Faibles d\u00e9fauts + haute qualit\u00e9 de surface<\/strong><\/p>\n

      \n
    • \n

      Les n\u0153uds de processus avanc\u00e9s imposent des exigences extr\u00eamement \u00e9lev\u00e9es en ce qui concerne les d\u00e9fauts de surface des plaquettes (rayures, r\u00e9sidus, etc.). La boue de polissage minimise les dommages m\u00e9caniques et am\u00e9liore la nettoyabilit\u00e9 des r\u00e9sidus en utilisant des abrasifs doux (par exemple, sol de silice organique) et en optimisant les formules de surfactants, ce qui garantit une rugosit\u00e9 de surface conforme aux sp\u00e9cifications (Ra peut \u00eatre <0,1nm dans l'\u00e9tape de polissage fin).<\/p>\n<\/li>\n<\/ul>\n<\/li>\n

    • \n

      R\u00e9glage souple du taux d'\u00e9limination et de la s\u00e9lectivit\u00e9<\/strong>
      \nLes besoins varient selon les \u00e9tapes de polissage : le polissage du substrat de silicium n\u00e9cessite un taux d'enl\u00e8vement \u00e9lev\u00e9 (pour \u00e9liminer rapidement le gauchissement de la plaquette), tandis que le polissage de la couche m\u00e9tallique\/di\u00e9lectrique exige une s\u00e9lectivit\u00e9 \u00e9lev\u00e9e (par exemple, une s\u00e9lectivit\u00e9 Cu\/SiO2 >10:1 pour \u00e9viter le \u201cdishing\u201d). En ajustant la concentration de l'oxydant et la valeur du pH, la boue peut \u00eatre adapt\u00e9e avec pr\u00e9cision aux diff\u00e9rentes exigences du processus.<\/p>\n<\/li>\n

    • \n

      Compatibilit\u00e9 stable et assurance<\/strong>
      \nLa boue r\u00e9pond aux exigences environnementales de l'industrie des semi-conducteurs, car elle est exempte de m\u00e9taux lourds et de compos\u00e9s organiques volatils peu irritants. Elle pr\u00e9sente \u00e9galement une excellente stabilit\u00e9 d'un lot \u00e0 l'autre (\u00e9cart de taux d'\u00e9limination entre les lots <5%), ce qui permet d'\u00e9viter les fluctuations de rendement dans la production de masse dues \u00e0 la variabilit\u00e9 des consommables.<\/p>\n<\/li>\n<\/ol>\n

      II. S\u00e9lection de la boue de polissage appropri\u00e9e par \u00e9tape du processus<\/strong><\/p>\n

      Les exigences en mati\u00e8re de boues de polissage varient consid\u00e9rablement d'une \u00e9tape \u00e0 l'autre du traitement des plaquettes. Une s\u00e9lection cibl\u00e9e est essentielle :<\/p>\n

        \n
      1. \n

        Polissage de substrats en silicium (grossier + fin)<\/strong><\/p>\n

          \n
        • \n

          Exigences :<\/strong>\u00a0Taux d'enl\u00e8vement \u00e9lev\u00e9 pour le polissage grossier ; faible rugosit\u00e9 et absence de dommages pour le polissage fin.<\/p>\n<\/li>\n

        • \n

          Types recommand\u00e9s :<\/strong>\u00a0Boue abrasive alcaline SiO2 pour le polissage grossier ; boue organique douce de silice pour le polissage fin.<\/p>\n<\/li>\n

        • \n

          Sc\u00e9narios d'application :<\/strong>\u00a0Polissage final de tranches de silicium de 8\/12 pouces, jetant les bases de la photolithographie et du d\u00e9p\u00f4t de couches minces.<\/p>\n<\/li>\n

        • \"\"<\/li>\n<\/ul>\n<\/li>\n
        • \n

          Polissage de la couche di\u00e9lectrique (SiO2\/Si3N4)<\/strong><\/p>\n

            \n
          • \n

            Exigences :<\/strong>\u00a0Taux d'enl\u00e8vement \u00e9lev\u00e9, peu de d\u00e9fauts et grande s\u00e9lectivit\u00e9 par rapport aux couches m\u00e9talliques.<\/p>\n<\/li>\n

          • \n

            Types recommand\u00e9s :<\/strong>\u00a0Boues de polissage alcalines \u00e0 base de SiO2 collo\u00efdal ; pour le polissage de di\u00e9lectriques \u00e0 faible k, choisir des boues contenant des abrasifs de faible duret\u00e9 et un syst\u00e8me faiblement alcalin.<\/p>\n<\/li>\n

          • \n

            Sc\u00e9narios d'application :<\/strong>\u00a0Planarisation pour l'isolation des tranch\u00e9es peu profondes (STI) et le di\u00e9lectrique intercouche (ILD).<\/p>\n<\/li>\n<\/ul>\n<\/li>\n

          • \n

            Polissage de la couche m\u00e9tallique (Cu\/W)<\/strong><\/p>\n

              \n
            • \n

              Exigences :<\/strong>\u00a0Taux \u00e9lev\u00e9 d'\u00e9limination des m\u00e9taux, haute s\u00e9lectivit\u00e9, faible taux de r\u00e9sidus.<\/p>\n<\/li>\n

            • \n

              Types recommand\u00e9s :<\/strong>\u00a0Suspension abrasive acide SiO2 pour le polissage du Cu ; suspension abrasive acide Al2O3 pour le polissage du W.<\/p>\n<\/li>\n

            • \n

              Sc\u00e9narios d'application :<\/strong>\u00a0Polissage des lignes d'interconnexion m\u00e9talliques, des trous de contact\/vias.<\/p>\n<\/li>\n<\/ul>\n<\/li>\n

            • \n

              Polissage sp\u00e9cial pour les n\u0153uds avanc\u00e9s (7 nm et moins)<\/strong><\/p>\n

                \n
              • \n

                Exigences :<\/strong>\u00a0Tr\u00e8s peu de d\u00e9fauts, plan\u00e9it\u00e9 au niveau atomique, compatibilit\u00e9 avec des films extr\u00eamement fins.<\/p>\n<\/li>\n

              • \n

                Types recommand\u00e9s :<\/strong>\u00a0Boues de polissage \u00e0 couche atomique, boues de polissage sans abrasif.<\/p>\n<\/li>\n

              • \n

                Sc\u00e9narios d'application :<\/strong>\u00a0Polissage des couches critiques pour les puces logiques avanc\u00e9es et les puces m\u00e9moire 3D NAND.<\/p>\n<\/li>\n

              • \"\"<\/li>\n<\/ul>\n<\/li>\n<\/ol>\n

                III. 3 conseils pour la s\u00e9lection de la suspension de polissage des plaquettes<\/strong><\/p>\n

                  \n
                1. \n

                  Faire correspondre le n\u0153ud de traitement et la taille de la plaquette :<\/strong>\u00a0Pour les n\u0153uds avanc\u00e9s (par exemple, 5 nm), choisissez des boues de haute puret\u00e9 et de taille de particules fines. Pour les plaquettes de 12 pouces, veillez \u00e0 une couverture uniforme afin d'\u00e9viter les effets de bord.<\/p>\n<\/li>\n

                2. \n

                  \u00c9quilibrer les co\u00fbts et la cha\u00eene d'approvisionnement :<\/strong>\u00a0Pour la production de masse, combiner de mani\u00e8re flexible des boues nationales rentables pour le polissage grossier avec des boues CMP import\u00e9es ou nationales haut de gamme pour le polissage fin (les alternatives nationales actuelles pour les boues de polissage fin ont des performances comparables \u00e0 celles des marques internationales). Il faut \u00e9galement veiller \u00e0 la stabilit\u00e9 de la capacit\u00e9 des fournisseurs.<\/p>\n<\/li>\n

                3. \n

                  Personnalisation pour les processus sp\u00e9ciaux :<\/strong>\u00a0Pour le polissage des semi-conducteurs \u00e0 large bande interdite comme le SiC\/GaN, collaborez avec les fournisseurs pour des formulations personnalis\u00e9es (par exemple, une boue abrasive diamant\u00e9e \u00e0 haute duret\u00e9 pour le polissage du SiC).<\/p>\n<\/li>\n<\/ol>\n

                  En tant qu'entreprise sp\u00e9cialis\u00e9e dans le domaine des semi-conducteurs, Jizhi Electronics comprend parfaitement l'impact critique de la boue de polissage CMP sur le rendement de la fabrication des plaquettes. Gr\u00e2ce \u00e0 notre connaissance approfondie des processus industriels, nous pouvons fournir \u00e0 nos clients des services personnalis\u00e9s, tels que des conseils sur la s\u00e9lection des p\u00e2tes de polissage et des tests d'adaptation des processus. Notre objectif est d'aider les entreprises de semi-conducteurs \u00e0 r\u00e9pondre pr\u00e9cis\u00e9ment \u00e0 leurs besoins, \u00e0 optimiser l'efficacit\u00e9 de la production et \u00e0 progresser r\u00e9guli\u00e8rement sur la voie de la fabrication avanc\u00e9e.<\/p>","protected":false},"excerpt":{"rendered":"

                  In the global planarization stage of wafer manufacturing, Chemical Mechanical Polishing (CMP) is a critical process. As a core consumable, CMP polishing slurry directly determines key wafer surface metrics such …<\/p>","protected":false},"author":1,"featured_media":740,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[9,58],"tags":[],"class_list":["post-739","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-blog","category-dynamics"],"acf":[],"_links":{"self":[{"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/posts\/739","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/comments?post=739"}],"version-history":[{"count":1,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/posts\/739\/revisions"}],"predecessor-version":[{"id":743,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/posts\/739\/revisions\/743"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/media\/740"}],"wp:attachment":[{"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/media?parent=739"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/categories?post=739"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/jeez-semicon.com\/fr\/wp-json\/wp\/v2\/tags?post=739"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}