Materiales CMP para nodos avanzados (por debajo de 14 nm)

Publicado en: 2026年4月30日Vistas: 166

Guía técnica de JEEZ - Nodo avanzado CMP

Una completa guía técnica sobre los requisitos de los consumibles CMP para las arquitecturas FinFET, Gate-All-Around, 3D NAND y 3D-IC, que abarca los nuevos productos químicos metálicos, los retos de los ultrabajos k, la planarización de la unión híbrida y la evolución de la hoja de ruta de los materiales hasta 2030.

📅 Actualizado en abril de 2026⏱ Tiempo de lectura: ~22 min✍️ Equipo técnico editorial de JEEZ
← Volver a Materiales CMP: La guía completa

1. Por qué los nodos avanzados exigen más a los materiales CMP

La transición del CMOS planar al FinFET, y ahora a los transistores nanosheet Gate-All-Around (GAA), no se ha limitado a reducir las dimensiones de los dispositivos, sino que ha transformado radicalmente el entorno geométrico, químico y mecánico en el que debe operar el CMP. Cada arquitectura sucesiva introduce nuevos materiales, presupuestos de eliminación más ajustados y requisitos de recuento de pasos más elevados que llevan a los consumibles CMP estándar más allá de sus límites de diseño.

<5 nm
Nodo lógico de vanguardia en producción a gran escala a partir de abril de 2026
60+
Pasos del proceso CMP por oblea en lógica avanzada frente a <10 a 180 nm
0,3 nm
Objetivo máximo de Ra post-CMP para la preparación de la capa adhesiva híbrida
5+
Nuevos sistemas metálicos introducidos en BEOL entre los nodos de 28 nm y 3 nm

Tres cambios fundamentales hacen que el CMP de nodo avanzado sea categóricamente más difícil que el CMP de nodo maduro:

  • Presupuestos de mudanza más ajustados: A menos de 7 nm, los presupuestos de características verticales de cada película se miden en nanómetros de un solo dígito. Un paso de CMP que sobrepase su objetivo en 5 nm a 28 nm es una molestia menor del proceso; el mismo sobrepulido a 3 nm puede consumir por completo un revestimiento metálico o dañar la estructura subyacente del dispositivo. Esto exige una precisión en el punto final y una selectividad del lodo que las generaciones anteriores de consumibles no estaban diseñadas para ofrecer.
  • Nuevos sistemas de materiales: Cada nuevo nodo introduce metales (Co, Ru, Mo) y dieléctricos (SiOC, SiCN, películas de alta k basadas en hafnio) para los que no se han formulado lodos CMP estándar. Para cada nuevo material hay que desarrollar una nueva química CMP, a menudo desde cero, un proceso que puede llevar de 2 a 4 años de I+D para una aplicación realmente novedosa.
  • Fragilidad mecánica de estructuras avanzadas: Los dieléctricos de k ultrabaja tienen módulos de Young tan bajos como 2-5 GPa, órdenes de magnitud por debajo de los 70 GPa del SiO₂ térmico. Las estructuras NAND 3D de alta relación de aspecto y los transistores de película fina en la integración 3D-IC apilada pueden deslaminar bajo niveles de fuerza descendente CMP que son rutinarios para los procesos planares convencionales.

2. Retos de la CMP en la arquitectura FinFET (14-7 nm)

La tecnología FinFET, introducida en la producción en serie a 22 nm (Intel) y 16/14 nm (TSMC, Samsung), introdujo una geometría de transistor no planar que creó inmediatamente nuevos retos de CMP. Las estructuras de las aletas, estrechos pilares de silicio que se elevan por encima de la superficie del sustrato, deben sobrevivir a los pasos de CMP destinados a planarizar el material dieléctrico circundante. Cualquier tensión lateral o fuerza descendente excesiva durante el CMP ILD de la zona de las aletas puede dañar o delaminar las propias estructuras de las aletas.

Pasos clave del CMP FinFET y requisitos de consumibles

Etapa del proceso Película(s) retirada(s) Requisito crítico Tipo de lodo Preferencia de almohadilla
Fin revelar CMP SiO₂ Relleno STI Control preciso de la altura de las aletas (±0,5 nm) Ceria de baja MRR con aditivo de alta selectividad Semiduro; bien acondicionado
Protección dieléctrica de la puerta CMP Puerta falsa Poly-Si Parada en puerta de alto k/metal sin adelgazamiento Sílice coloidal diluida; fuerza descendente muy baja Receta blanda; baja carga aerodinámica
Puerta metálica CMP (HKMG) W, TiN, TaN Planarización del relleno metálico hasta el nivel de la puerta Lechada W o lechada de barrera Duro; acondicionamiento estándar
Co contacto CMP Sobrecarga de cobalto Co:selectividad dieléctrica; sin corrosión galvánica Formulación de sílice coloidal coespecífica Compuesto semiduro o apilado
Planarización MOL ILD SiO₂, SiOC Baja carga aerodinámica para proteger el FinFET subyacente Lodos diluidos de baja MRR De blando a medio; carga aerodinámica reducida

La introducción del cobalto como metal de contacto a 7 nm (en sustitución del tungsteno para los contactos más avanzados) fue una de las transiciones químicas CMP más significativas de la era FinFET. La menor dureza del cobalto y su sensibilidad a la corrosión galvánica exigieron formulaciones de lechada totalmente nuevas. Para un tratamiento detallado de la química CMP del cobalto, véase la Sección 4 de este artículo y el debate más amplio sobre la química de los lodos en nuestra publicación Tipos de lodos CMP, aplicaciones y guía de selección.


3. Gate-All-Around (GAA) y CMP a 3 nm e inferiores

Los transistores de nanohoja Gate-All-Around (GAA), actualmente en producción en serie en TSMC (N3), Samsung (3GAE) e Intel Foundry (18A), representan la geometría de transistor más compleja de la historia de los semiconductores. En los GAA, las nanohojas horizontales de silicio o SiGe (normalmente de 4-8 nm de grosor, apiladas verticalmente en grupos de 2-4) están completamente rodeadas por el dieléctrico y el metal de la puerta por los cuatro lados, lo que permite un control electrostático superior pero exige una precisión extraordinaria en los pasos de CMP que revelan, aíslan y planarizan estas estructuras.

Nanosheet Reveal CMP: el paso de planaridad más exigente en la fabricación de semiconductores

El paso de revelado de la nanohoja elimina el relleno de aislamiento de SiO₂ o SiOC depositado entre las filas de células GAA, deteniéndose en la superficie de la nanohoja superior con una tolerancia de espesor de película residual objetivo de ±1-2 nm en toda la oblea de 300 mm. Para ello es necesario:

  • Lodos de nanoceria con un tamaño de partícula D99 inferior a 100 nm para minimizar los daños en la superficie de las nanohojas.
  • Selectividad SiO₂:Si₃N₄ y SiO₂:SiGe extremadamente alta para preservar la superficie superior de la nanohoja y el espaciador de la pared lateral.
  • Uniformidad MRR estricta dentro de la oblea (<1,5% 1σ) para garantizar que ninguna superficie de nanohoja se pule en exceso mientras que los residuos permanecen en el lado opuesto de la oblea.
  • Detección óptica del punto final en tiempo real con sensibilidad subnm para detener el paso CMP antes de que se agote el presupuesto de tolerancia.

El sistema de almohadillas para los pasos GAA CMP debe equilibrar la eficacia de la planarización (para resolver la topografía sustancial que queda tras el grabado y la deposición) con la suavidad mecánica (para evitar aplicar una tensión lateral destructiva a las frágiles pilas de nanohojas). La configuración preferida son las almohadillas compuestas apiladas con una compresibilidad de subalmohadilla cuidadosamente seleccionada, combinada con un ajuste de presión del cabezal portador multizona para compensar la falta de uniformidad radial en la altura de las nanohojas.


4. CMP de cobalto: química, retos y control de defectos

El cobalto se ha convertido en el metal de contacto e interconexión local preferido para los nodos lógicos avanzados de 7 nm y menos, sustituyendo al tungsteno en las aplicaciones más exigentes debido a su menor resistividad aparente en tamaños inferiores a 20 nm. Sin embargo, las propiedades físicas y químicas del cobalto crean un entorno CMP muy diferente y considerablemente más difícil que el del tungsteno.

Por qué el cobalto CMP es más duro que el tungsteno CMP

  • El cobalto es mucho más blando que el wolframio (dureza Vickers ~1.000 MPa para el Co frente a ~3.430 MPa para el W), lo que significa que las fuerzas de contacto abrasivas que son habituales para la CMP del W pueden producir dishing o arañazos en las superficies de cobalto.
  • El cobalto es susceptible a la corrosión galvánica en las interfaces con metales distintos (especialmente el metal de barrera TiN). En presencia de una lechada oxidante, las diferencias de potencial electroquímico entre el Co y el TiN pueden provocar la disolución anódica del cobalto en el perímetro de contacto, creando defectos de picaduras que no son observables mediante inspección óptica estándar pero que degradan la resistencia y la fiabilidad del contacto.
  • Contaminación por iones de cobalto (Co²⁺, Co³⁺) lixiviado de la superficie pulida al baño de lodo es una fuente de contaminación metálica en las superficies de las obleas si no se elimina mediante la limpieza posterior a la CMP. El Co es una trampa de nivel profundo en el silicio y puede causar graves fugas en el dispositivo si está presente a nivel del transistor.

Principios de diseño de los lodos CMP de cobalto

La formulación de una lechada CMP de cobalto eficaz requiere equilibrar tres requisitos contrapuestos: oxidación suficiente de la superficie de cobalto para generar una capa de CoO/Co(OH)₂ abrasiva (para una MRR adecuada), inhibición de la corrosión en la interfaz galvánica Co/TiN (para evitar las picaduras) y complejación de los iones de cobalto disueltos (para evitar la redeposición). La solución típica es:

  • Oxidante suave (H₂O₂ a 0,5-2 wt%, o periodato a baja concentración) - suficientemente moderado para formar óxido de Co sin provocar una corrosión galopante.
  • Inhibidores de corrosión específicos del cobalto (imidazol, derivados del benzotriazol o compuestos heterocíclicos patentados) que se adsorben preferentemente en las superficies de Co en contacto con TiN.
  • Complejantes ácidos orgánicos (ácido cítrico, ácido málico) para solubilizar los iones de Co y evitar su redeposición.
  • Sílice coloidal de defectos ultrabajos (20-50 nm, D99 <150 nm) como abrasivo, operado a pH 4-7

5. Rutenio CMP: la frontera emergente

El rutenio (Ru) se posiciona como el metal de próxima generación para contactos, interconexiones locales y relleno de compuertas en nodos sub-5 nm. Sus ventajas sobre el cobalto son una menor resistividad en dimensiones nanométricas, una mayor estabilidad térmica (punto de fusión del Ru: 2.334 °C frente a 1.495 °C del Co) y una mayor compatibilidad con dieléctricos de puerta de alta k. Varias fundiciones líderes han dado a conocer esquemas de metalización basados en Ru para sus generaciones de procesos de 2 nm y superiores.

El reto de la inercia química del rutenio

El rutenio es termodinámicamente noble en la mayoría de las condiciones acuosas, mucho más que el cobre o el cobalto. Esta inercia química, que es una ventaja para la fiabilidad de los dispositivos, es un obstáculo importante para la CMP, donde la reactividad química de la superficie objetivo es un requisito previo para la eliminación eficaz del material. Las lechadas CMP estándar de cobre y cobalto (a base de H₂O₂, moderadamente ácidas) consiguen una MRR insignificante en las superficies de Ru.

La oxidación eficaz del Ru requiere oxidantes muy fuertes a pH bajo (periodato, bromato o especies de Ce⁴⁺ a pH 1-3) o asistencia electroquímica. El principal producto de la oxidación, el RuO₄ (tetróxido de rutenio), es un compuesto volátil y tóxico que puede formarse a altas concentraciones y temperaturas del oxidante, lo que plantea problemas tanto de seguridad del proceso como de contaminación. Gestionar el riesgo de formación de RuO₄ manteniendo al mismo tiempo una RMR de Ru adecuada es el reto central del desarrollo químico de la CMP de Ru.

A partir de abril de 2026, la química de Ru CMP pasará activamente de la demostración en laboratorio a la cualificación de procesos en fábricas punteras. JEEZ participa en la I+D de lodos de Ru y acoge con satisfacción las asociaciones de desarrollo colaborativo con fábricas que trabajan en la integración de Ru. Póngase en contacto con nosotros para hablar de sus necesidades.


6. Molibdeno CMP para relleno de compuertas GAA

El molibdeno (Mo) está despertando un gran interés como relleno metálico alternativo para las puertas de los transistores GAA, ya que es competitivo por su función cercana a la brecha media, su buena estabilidad térmica y su menor resistencia de puerta en comparación con el tungsteno en dimensiones reducidas. Intel ha desvelado el relleno de puerta de Mo en su proceso 18A; otras fundiciones lo están evaluando para generaciones por debajo de los 2 nm.

La química del CMP de Mo es claramente diferente de la de otras aplicaciones CMP de metales. El óxido de molibdeno (MoO₃) se disuelve fácilmente en una solución alcalina (formando MoO₄²-), lo que crea una situación inusual: una lechada fuertemente alcalina puede alcanzar una elevada MRR de Mo únicamente mediante disolución química, sin necesidad de una abrasión agresiva. Sin embargo, esta misma solubilidad crea un riesgo de disgregación en características de Mo anchas si la velocidad de ataque químico no se controla cuidadosamente mediante aditivos de bloqueo superficial.

También pueden utilizarse lodos oxidantes ácidos (pH 2-4 con peroxidisulfato o periodato) para la CMP de Mo, convirtiendo el Mo en capas superficiales de MoO₂ o MoO₃ que pueden eliminarse mecánicamente. La elección entre la química de disolución alcalina y la de oxidación ácida depende de los requisitos específicos de selectividad de la pila de compuerta, en particular la necesidad de detener limpiamente el dieléctrico de compuerta de alto k sin diluirlo.


7. CMP dieléctrico de ultrabaja k: fragilidad mecánica y selectividad

La reducción progresiva de la constante dieléctrica (k) necesaria para reducir el retardo RC en las interconexiones BEOL ha dado lugar a una familia de películas dieléctricas porosas de k ultrabajo (ULK) con módulos de Young tan bajos como 2-5 GPa y tenacidades a la fractura cercanas a las de los aerogeles. La CMP del cobre y los metales de barrera en estos frágiles entornos dieléctricos es uno de los procesos técnicamente más exigentes de la fabricación de lógica avanzada.

Modos de fallo específicos de CMP de ultrabajo k

  • Delaminación dieléctrica: La interfaz entre la película ULK y el tope de grabado (normalmente SiCN o SiCO) es el plano mecánico más débil de toda la pila de interconexión. Una fuerza descendente excesiva de CMP o una tensión de cizallamiento lateral pueden provocar la delaminación de la interfaz que se propaga lateralmente, creando huecos en la capa de interconexión.
  • Fractura cohesiva dentro del dieléctrico: En el caso de las láminas ULK más porosas (k < 2,2), la propia lámina puede fracturarse cohesivamente bajo la fuerza descendente, creando una superficie rugosa y agrietada que no puede recuperarse mediante un procesamiento posterior.
  • Infiltración de lechada en poros abiertos: Si la fase líquida de la lechada humedece y penetra en la red de poros abiertos del material ULK, puede arrastrar partículas abrasivas e iones metálicos al interior de la película, provocando un aumento de la constante dieléctrica, fugas y degradación de la fiabilidad.

El enfoque de mitigación estándar para ULK CMP combina condiciones de proceso de baja fuerza descendente (normalmente <1,5 psi de presión de oblea), almohadillas de pulido blandas con bajo módulo y formulaciones de lechada con baja concentración de abrasivo y sistemas tensioactivos que reducen la infiltración de lechada en los poros abiertos. Estas restricciones limitan en gran medida la MRR disponible y requieren un cuidadoso control del punto final para compensar el reducido margen del proceso.


8. CMP para NAND 3D: alta relación de aspecto y exigencias multicapa

Las memorias flash NAND 3D, que apilan las células de memoria verticalmente en un número de capas que oscila entre 96 capas (cosecha de 2019) y más de 300 capas (productos líderes en 2026), requieren CMP en varios puntos de la secuencia de fabricación. Los pasos de CMP más complicados en las memorias NAND 3D son la planarización de la pila alternante de óxido-nitruro (ON) u óxido-polisilicio después de la deposición de cada capa y la eliminación del material de relleno de tungsteno o molibdeno de la línea de palabras después del proceso de sustitución de compuertas.

Las relaciones de aspecto extremas de las estructuras NAND 3D (orificios de canal con relaciones de aspecto superiores a 60:1 en los dispositivos de vanguardia) crean unas condiciones límite de CMP únicas. La distribución de la presión de pulido en la parte superior de la estructura es diferente de la de la periferia, y la penetración de la lechada en los orificios de alta relación de aspecto durante el pulido puede arrastrar partículas abrasivas que luego se convierten en residuos atrapados. Las formulaciones de lechada CMP para NAND 3D se diseñan con distribuciones de tamaño de partícula y paquetes de surfactantes diseñados específicamente para minimizar la penetración en las características de alta relación de aspecto.


9. 3D-IC y unión híbrida: El reto de la rugosidad subnanométrica

La unión híbrida es la tecnología que permite la integración 3D-IC de mayor densidad, utilizada en memorias de gran ancho de banda (HBM), sensores de imagen CMOS (CIS) y apilamiento avanzado de lógica sobre lógica. En la unión híbrida, dos obleas se unen mediante contacto directo dieléctrico-dieléctrico (superficies de unión de SiO₂ o SiCN) y contacto de almohadilla metálica Cu-Cu, sin ninguna capa intermedia de adhesivo o soldadura. La unión se forma mediante química superficial y activación térmica, y su calidad depende fundamentalmente de la planitud y rugosidad de ambas superficies de unión.

Especificaciones CMP para la preparación de capas adhesivas híbridas

Parámetro Objetivo de enlace híbrido Objetivo convencional BEOL CMP Relación (híbrido/convencional)
Rugosidad superficial Ra <0,3 nm <1-2 nm 5-7× más ajustado
Recuento de partículas en superficie (>50 nm) <10 por oblea <50-100 por oblea 5-10× más ajustado
Discos de Cu <5 nm <20-30 nm 4-6× más ajustado
Altura del escalón dieléctrico <3 nm <10-20 nm 3-7× más fuerte
Contaminación metálica post-CMP <1×10¹⁰ átomos/cm². <1×10¹¹ átomos/cm² 10× más ajustado

Para cumplir estas especificaciones se requieren lodos de sílice coloidal ultrapuros, de menos de 30 nm, en concentraciones inferiores a 2 wt%, combinados con almohadillas de pulido suaves que funcionen con una fuerza descendente ultrabaja (<1 psi). Para alcanzar los objetivos de partículas superficiales y contaminación metálica, es obligatoria una limpieza prolongada de varios pasos después de la CMP, que suele incluir SC1 (APM), DHF y enjuague con megasonidos.

Para más información sobre la selección de purines en esta aplicación, consulte nuestro artículo sobre Abrasivos CMP: Ceria vs. Sílice vs. Alúmina, en particular la sección de sílice coloidal que abarca las variantes ultrapuras de grado adhesivo.


10. Hoja de ruta de los materiales CMP: 2026 a 2030

 
2026: maduración de los lodos de Ru y Mo Productos comerciales de lodos CMP de Ru y Mo que pasan de la fase de cualificación a la de producción inicial en fábricas punteras; productos de lodos de Co de segunda generación con un mejor control de la corrosión galvánica que empiezan a producirse a gran escala.
 
2027: La nanoplancha de GAA revela la normalización de CMP Las recetas de proceso para nanohojas de 3 nm y 2 nm revelan que el CMP se está estandarizando en TSMC, Samsung e Intel Foundry; la nano-ceria con dopaje de Mn o morfología core-shell se está convirtiendo en el abrasivo preferido para esta aplicación.
 
2028: Suministro de energía trasera CMP La arquitectura de carril de alimentación trasera (BSPDN) requiere nuevos pasos de CMP para el adelgazamiento de obleas, la revelación de vías y la planarización de la metalización trasera; introduce lodos de adelgazamiento de silicio y nuevos sistemas de almohadillas optimizados para la manipulación de obleas adelgazadas.
 
2029-2030: 1,4 nm e integración de materiales 2D Primeros retos de CMP para canales semiconductores 2D (MoS₂, WSe₂) en entornos de investigación; desarrollo de CMP de barrera de difusión de grafeno; introducción potencial de CMP electroquímico (ECMP) para el control de la tasa de eliminación de subnm en estos niveles de geometría extrema.

11. FAQ

¿Cuál es la diferencia entre los requisitos de CMP a 7 nm frente a 3 nm?

El nodo de 7 nm introdujo principalmente contactos de cobalto y requisitos de selectividad más estrictos para STI e ILD CMP. A 3 nm (arquitectura GAA), los retos aumentan drásticamente: El CMP debe manejar ahora la revelación de nanohojas con una precisión vertical inferior a 2 nm, el relleno de compuertas con nuevos metales (Ru o Mo) y entornos dieléctricos ultrabajos con módulos de Young inferiores a 5 GPa. El número de pasos de CMP también aumenta en aproximadamente 30-40% entre 7 nm y 3 nm, lo que agrava las implicaciones de coste y rendimiento de cada diferencia de rendimiento por paso.

¿Pueden utilizarse los lodos CMP estándar para el cobalto y el rutenio?

Las lechadas CMP estándar de cobre o tungsteno no son adecuadas para el cobalto o el rutenio. El cobalto requiere lechadas especialmente formuladas con inhibidores de la corrosión específicos del cobalto y oxidantes suaves equilibrados contra el riesgo de corrosión galvánica en las interfaces Co/TiN. El rutenio requiere productos químicos ácidos fuertemente oxidantes (basados en periodato o Ce⁴⁺) que son completamente diferentes de cualquier otra aplicación CMP comercial. Si se utiliza una química de lechada incorrecta en estos metales, se corre el riesgo de que se produzcan defectos graves, contaminación o incapacidad total para eliminar la película dentro del presupuesto de tiempo del proceso.

¿En qué se diferencia el CMP de unión híbrida del CMP de cobre estándar?

La diferencia fundamental es el requisito de calidad de la superficie. El CMP BEOL de cobre estándar tiene como objetivo una desviación <20-30 nm y un número de arañazos de decenas por oblea. El CMP de unión híbrida debe conseguir una desviación del Cu inferior a 5 nm, una rugosidad superficial inferior a 0,3 nm Ra y menos de 10 partículas por oblea por encima de 50 nm, especificaciones que son entre 5 y 10 veces más estrictas que el CMP convencional en todas las métricas. Para alcanzar estos objetivos se requieren lodos de nanosílice ultradiluidos, almohadillas de pulido suaves con una fuerza descendente ultrabaja y secuencias de limpieza post-CMP de varios pasos que se asemejan más a la limpieza de obleas que a la limpieza CMP convencional.

¿Cuántos pasos de CMP requiere una oblea lógica de 3 nm?

Una oblea lógica de 3 nm totalmente procesada (incluyendo FEOL, MOL y BEOL a través de la capa de metalización final) requiere aproximadamente 50-70 pasos de proceso CMP, dependiendo del flujo de proceso específico y del esquema de integración. Esto contrasta con los aproximadamente 30-40 pasos a 10 nm, 15-20 pasos a 28 nm y menos de 10 a 180 nm. Cada paso adicional de CMP representa una oportunidad de pérdida de rendimiento por defectos, falta de uniformidad o contaminación, razón por la cual las normas de rendimiento de los consumibles de CMP de los nodos avanzados son mucho más estrictas que las de los nodos maduros.


Nodo avanzado CMPFinFET CMPGAA CMP Cobalto CMPRutenio CMP3D-IC CMP Vinculación híbridaNAND 3DJEEZ

Asóciese con JEEZ en el desarrollo de CMP de nodo avanzado

JEEZ ofrece productos de lodo y almohadilla CMP de nodo avanzado cualificados para aplicaciones por debajo de 14 nm, incluyendo Co CMP y desarrollo de química Ru emergente. Póngase en contacto con nuestro equipo de ingeniería de aplicaciones para una consulta técnica.

Analice sus necesidades de CMP de nodos avanzados ← Guía completa de materiales CMP

Comparte este artículo

Consulta y presupuesto

Suscríbase a nuestro boletín de noticias